第2章 MS320C54x数字信号处理器硬件结构.pptVIP

第2章 TMS320C54x数字信号处理器硬件结构 2.1 TMS320C54x的特点和硬件组成框图 2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元（CPU） 2.5 TMS320C54x片内外设简介 2.6 硬件复位操作 2.7 TMS320VC5402引脚及说明 2.1 TMS320C54x的特点和硬件组成框图 CPU （如图2-1所示） 存储器 64 K字程序存储器、64 K字数据存储器以及64 K字I/O空间。 在C548、C549、C5402、C5410和C5420中程序存储器可以扩展。 指令系统 单指令重复和块指令重复操作。 块存储器传送指令。 32位长操作数指令。 同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指令。 从中断快速返回指令。 在片外围电路 软件可编程等待状态发生器。 可编程分区转换逻辑电路。 带有内部振荡器。 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。 数据总线具有总线保持器特性。 可编程定时器。 并行主机接口（HPl）。 电源 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省电方式。 可以控制关断CLKOUT输出信号。 在片仿真接口 具有符合IEEEll49.1标准的在片仿真接口（JTAG）。 速度 单周期定点指令的执行时间为： 25/20/15/12.5/10ns (40MIPS/50MIPS/66MIPS/80MIPS/100 MIPS)。 2.2 TMS320C54x的总线结构 TMS320C54x DSP采用先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 2.3 TMS320C54x的存储器分配 2.3.1 存储器空间 2.3.2 程序存储器 2.3.3 数据存储器 2.3.4 I/O存储器 2.3.1 存储器空间 TMS320C54x存储器由3个独立的可选择空间组成：程序空间、数据空间和I/O空间。 在TMS320C54x芯片内部集成了ROM、RAM存储器。 不同型号的芯片，其片内存储器的种类和数量不同。 片内的ROM和RAM可以作为程序存储器使用，也可以作数据存储器使用。在设计DSP系统时，可以根据需要进行安排。 下面以TMS320C5402为例进行讨论。 片内ROM TMS320C5402的片内ROM有4K：F000H~FFFFH 通常片内ROM映像在程序空间，但可以通过程序将部分ROM映像到数据空间。 片内ROM的内容在工厂里预先做好，低2K字是根据具体用户要求写入的，高2K是工厂定义的。 为了提高对ROM的访问速度，片内ROM被分为很多个块，CPU在同一个机器周期内可以读取不同的2个块的数据。 片内RAM 片内RAM分为两种： DARAM：双访问RAM，可以在一个机器周期内访问两次（读两次/读一次，写一次）。 SARAM：单访问RAM，在一个机器周期内只能访问一次（读一次/写一次）。 TMS320C5402的片内RAM只有DARAM一种，大小为16K字，0080H~3FFFH。 通常片内RAM映像在数据空间，但可以通过程序将其同时映像到程序空间。 2.3.2 程序存储器 TMS320C5402的程序空间大小为1M ：0 0000H ~ F FFFFH。这1M空间划分为16页，每页大小64K。 2.3.3 数据存储器 TMS320C5402的数据空间大小为64K字 ： 0000H ~ FFFFH。 这64K空间划分为： 存储器映像寄存器（0000H~005FH）， 暂存器（0060H~007FH）， DARAM（0080H~3FFFH）， 外部数据存储器（4000H~FFFFH）。 通过对处理器方式状态寄存器PMST的DROM位的设置，将部分片内ROM配置在数据存储器空间（DROM=1），这样，可以用指令将片内ROM作为数据存储器中的数据ROM来读取。 复位时，DROM位被清0。 2.3.4 I/O存储器 除程序存储器空间和数据存储器空间外，C54x系列器件还提供了I/O存储器空间，利用I/O空间可以片外的设备或扩展外部存储器。 I/O存储器空间为64K字（0000h～FFFFh）。 有两条指令PORTR和PORTW可以对I/O存储器空间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。 2.4 中央处理单元（CPU） CPU的基本组成如下： CPU状态和控制寄存器（ST0、ST1、PMST） 40位算术逻辑单元（ALU） 40位累加器（A、B） 桶形移位寄存器（Shifter） 乘法器/加法器单元（MAC） 比较、选择和存储单元（CSSU） 指数