第06章IO接口数据传送及地址译码技术(免费阅读).pptVIP

I/O端口及其编址方式 I/O端口地址分配 I/O端口地址译码 一、I/O端口及其编址方式 I/O端口和I/O操作 二、 I/O端口地址分配 I/O端口地址分配表 三、I/O端口地址译码 作业 P129-9、10、13 I/O端口地址译码电路设计 A9 1 A8 1 A7 A6 A5 A4 A3 1 1 1 1 A2 A1 A0 AEN IOR ?1 Y 74LS30 74LS20 74LS32 1）固定式端口地址译码 门电路译码法——单个地址或地址范围 地址范围：n根地址线未参与译码， 译出地址含2n个 例： 试分析图中的地址。 若将图中的A1、A2去掉后，输出的地址。 ? ? 使用跳接开关 异或门＋地址开关 原理：若要求异或门的输出C＝1，则两个输入端逻辑电平反，即：若开关S闭合，则Ai＝1；否则，Ai ＝0； 若要求异或门的输出C＝0，则两个输入端逻辑电平相同，即：若开关S闭合，则Ai＝0；否则，Ai ＝1 =1 Vcc Ai S C 三——八译码器74LS138的逻辑功能： 当其3个译码控制端都为有效，即：G1＝1，G2A＝G2B＝0时，它的8个译码输出端（Y0～Y7）有且只有一个为有效（低电平），有效引脚的编码由输入选择信号C、B、A决定；即：CBA＝i，则Yi＝0（i＝0～7） 译码器（以74LS138为例）译码法——多个地址或地址范围 1 A7 A6 A5 ?1 A9 A8 AEN A B C G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 ?1 IOW DMACS T/C CS PPICS INTRCS WRTNMIREG WRTDMAPG (8237) (8259) (8253) (8255) (写DMA页面寄存器) (写NMI屏蔽寄存器) (74LS138) 各芯片的地址： 8237：00H～1FH 8259：20H～3FH 8253：40H～5FH 8255：60H～7FH 写DMA页面寄存器：80H～9FH 写NMI屏蔽寄存器：A0H～BFH 例：PC机系统板上的端口地址译码电路（为每个接口芯片分配一个含有32个地址的地址范围） * I/O接口概述 I/O端口与其寻址方式 CPU与外设之间的数据传送方式 本章内容 6 微机输入/输出接口数据传送及译码技术 地址译码技术 6.1 I/O接口概述 微型计算机系统可通过系统总线与外设相连，进行系统的扩展与开发，而外设必须通过接口才能与CPU交换信息。 CPU或 系统总线 I/O 接口 电路 外设 一、I/O接口的功能 作为接口电路，通常必须为外部设备提供几个不同地址的寄存器，每个寄存器称为一个I/O端口。通常的I/O接口示意图如下图所示： I/O接口示意图 I/O接口内部一般由数据、状态、控制三类寄存器组成。 数据寄存器 在输入时，保存外设发往CPU的数据 (输入寄存器) 在输出时，保存CPU发往外设的数据 (输出寄存器) 状态寄存器——保存状态信息，CPU可从状态口读取当前状态； 控制寄存器——用来保存CPU写入的控制字。 任何接口电路均包括如下基本功能： 1. 作为微型机与外设间传递数据的中间缓冲站； 2.正确寻址与微机交换数据的外设 ； 3.提供微型机与外设间交换数据所需的控制逻辑 与状态信号。 二、 CPU 与I/O之间的接口信号 1. 数据信息 (DATA) (1) 数字量 由键盘、光电输入机等输入的信息。(通常以二进制表示的数或以 ASCII 码表示的数或字符) CPU与外设交换的基本信息是数据，有三种类型： (2) 模拟量 非电量信息 传感器 电量 信号处理 A/D CPU ? (3) 开关量 两个状态的量 (可以用0、1表示) 例如电机的启与停，开关的合与开等。 2. 状态信息 (STATUS) 输入时，输入设备是否准备好？ (READY) 输出时，输出设备是否空闲？(BUSY) 反映当前外设工作状态的信息，例如： 3. 控制信息 (CONTROL) 例如控制I/O 设备启动或停止等。 CPU I/O设备 I/O接口 1 2 3 AB DB CB DATA STATUS CONTROL CPU 与外设之间的接口信息 CPU通过接口输出用以控制外设工作的信息。 外部设备与微处理器进行信息交换必须通过访问该外设相对应的端口来实现。具体访问这些外设端口的过程叫做寻址。 通常有两种寻址方式：存储器映像的I/O寻址方式和I/O端口单独寻址方式。 6.2 I/O 端口及其寻址方式 一、存储器映像的I/O寻址方式 端口地址与存储器地址统一编址 存储器映像的I/O端口寻址连接方式 A15 W