21组简易数字存储示波器-.docVIP

简易数字存储示波器 参赛队员： 胡思铖、陈涛、涂雅菲 摘要：本系统以89S52单片机和逻辑可编程器件为核心，利用了数据采样和存储原理以及模拟示波器X-Y方式显示波形的原理，使用过零比较器、程控放大器、A/D、D/A转换器等器件，通过单片机和FPGA协同控制的采样存储数据作为示波器的Y轴信号，以由FPGA控制产生且部分参量受单片机控制的与Y轴数据输出同步的锯齿波为X轴信号。垂直、水平分辨率、扫描速度、垂直灵敏度均可调，达到了在DC～100KHz范围内无明显失真地显示波形。可对两路信号通过单次或连续触发方式以适当周期和幅值分别或同屏显示。同时完成两路波形的频率和峰值测量。系统可通过旋钮或键盘控制实现对两路波形的左右移动，伸缩和缩放。还可实现两根光标的显示和调节，其间部分波形可伸缩，并由旋钮调节中间部分的高亮或单独显示。 关键字：数据采样、数据存储、触发、X-Y显示方式、光标 方案论证与选择 题目任务要求及相关指标的分析 制作一台用普通示波器显示被测波形的简易数字存储示波器，示意图如图1-1： 图1-1 简易数字存储示波器结构示意图 基本要求： 要求具有单次触发存储显示方式。 要求仪器输入阻抗大于100kΩ，垂直分辨率为32级/div，水平分辨率为20点/div。 要求设置0.2s/div、0.2ms/div、20μs/div三档扫描速度，和0.1V/div、1V/div二档垂直灵敏度，仪器的在频率范围DC～50kHz内观测波形无明显失真，误差≤5%。 触发电路采用内触发方式，要求上升沿触发、触发电平可调。 发挥部分： 增加连续触发存储显示方式。 增加双踪示波功能，能同时显示两路被测信号波形。 增加水平移动扩展显示功能，要求存储深度增加一倍，并且能通过操作“移动” 键显示被存储信号波形的任一部分。 垂直灵敏度增加0.01V/div档，以提高仪器的垂直灵敏度，并尽力减小输入短路时的输出噪声电压。 其它。 方案比较和选择 该部分内容主要论述系统的总体设计方案和各个重要单元部分的实现方案。 采样方式 方案一：直接采样。即不经过FPGA的处理就直接送入D/A显示波形。该方案输出的信号对于低频和直流信号可以直接读取A/D转换器的数据并存入RAM，然后直接送显。 方案二：同步控制采样。通过控制分频器来控制A/D转换器的采样。对于高频信号可以采用此种方法并且精确度较高，且在低频条件下触发频率较慢，会使示波器刷新频率很慢，影响实时显示。 由于设计要求能够测量DC~50KHz的信号，本实验采用两种方案相结合的方法，基于对频率的测量，控制两种方案的选择，低频和直流信号选择方案一，高频信号选择方案二。 频率测量方式 方案一：等精度测量法。在预定的闸门时间T0内，分别用计数器1和计数器2同时对被测信号fx和基准信号f0进行计数，设所得值为Nx和N0，则被测信号的频率为：fx＝（Nx/N0）*f0； 方案二：测周法。即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。适用于中低频信号的测量。 方案三：直接测频法。即以信号在标准秒脉冲一周期中通过电压零点次数的一半作为该信号的频率。 由于方案三实现方法简单，而且精度能够精确到Hz，达到实验要求，故采用方案三。 双踪波形存储和读取方式 方案一：顺序方式存储。即无论是存储两路波形还是一路波形，采集的数据全部以顺序的地址方式存储入FPGA中2K的RAM中。在这种方案中无论在什么情况下都充分利用了RAM的存储空间。 方案二：奇偶地址存储。即无论怎样的显示方式，都将通道1的数据存在偶地址单元中，将通道2的数据存在奇地址单元中。在这种方案中一路波形固定使用1K的存储空间，只要求显示一路波形时有一半的存储空间空闲。该方案对地址的控制较为简便，即通过一个信号控制RAM的基地址，0时为偶地址，1时为奇地址。 结合以上分析，方案二不需要FPGA判断，只需单片机对某一端口控制即可。我们选用方案二。 触发方式 方案一：采用外部硬件电路触发。其核心器件为比较器，当信号大于所设比较触发电平时，即产生一次触发。但专用IC比较器在低频段上升沿有较大毛刺，使触发很不稳，导致波形的晃动。 方案二：采用内部软件触发，通过软件设置触发电平，软件设置的施密特触发器参数容易修改，可以很好的抑制比较器产生的毛刺。当所采样值大于该触发电平时，产生一次触发。 由于方案二可排除硬件毛刺产生的干扰，触发和波形较稳定，且易实现触发电压的调整，故采用方案二。 电压峰－峰值判断方式 方案一：软件计算。将数据存入FPGA内部的RAM后，直接通过存入内部的最大值和最小值的差值计算出输入波形的峰－峰值。该方式需要在FPGA内部编写一块用于峰值计算的模块。 方案二：峰值检波。利用硬件实现峰值判断。利用峰值检波电路