Eda第四章复习总结.docVIP

数字电路的发展与可编程器件的出现 高效、低耗、高精度、高稳定、智能化。 PLD的发展态势 向高集成度、高速度方向发展 向低电压和低功耗方向发展, 5V - 3.3V - 2.5V - 1.8V - 更低 向数、模混合可编程方向发展 可编程逻辑器件的分类 按集成密度划分为 4.1.2 PLD的结构、表示方法 PLD的逻辑符号表示方法 硬线连接单元(加号中间为大黑点) 被编程接通单元（加号中间为乘号） 被编程擦除单元（加号） 编程连接技术 （1）熔丝(Fuse)和反熔丝(Anti-fuse)编程技术 熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。 （2）SRAM编程技术 FPGA器件中采用的主要编程工艺之一。SRAM型的FPGA是易失性的，断电后其内部编程数据（构造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 4.低密度可编程逻辑器件(LDPLD:Low-Density PLD) (1) PROM (Programmable ROM) 可编程只读存储器 20世纪70年代初。 与阵列固定，或阵列可编程。 (2) PLA(Programmable Logic Array) 可编程逻辑阵列 20世纪 70年代初。 与阵列、或阵列都可编程。 (3) PAL(Programmable Array Logic) 可编程阵列逻辑 20世纪70年代末 。 与阵列可编程，或阵列固定。 (4) GAL(Generic Array Logic ) 20世纪80年代初。 大部分与阵列可编程，或阵列固定。 PROM 利用效率低 实现组合逻辑函数：将函数写为最小项之和形式，将对应的与项或起来即可。 容量＝与门数×或门数＝2n×m PAL 专用输出结构 特点：或非门输出或互补输出 常用器件：PAL16L8, PAL20L10等 可编程输入/输出结构 （1）端口既可做输入也可做输出 （2）做输出端口时，输出信号又可被反馈到输入，构成简单的触发器 寄存器输出结构 (1)增加了D触发器,整个PAL的所有D触发器共用一个时钟和输出使能信号。 (2)可构成同步时序逻辑电路 异或输出结构 增加了异或门，使时序逻辑电路的设计得到简化。 4.2 CPLD和FPGA的结构和特点 一、PLD的发展历程 ? PROM、EPROM、EEPROM 只能完成简单的数字逻辑功能 ? PAL、GAL、PLA PLD能以乘积和的形式完成大量的组合逻辑功能(规模较小) ? CPLD、FPGA 设计与制造集成电路的任务已不完全由半导体厂商来独立承担。 CPLD： (Complex Programmable Logic Device)复杂的可编程逻辑器件。专指那些集成规模大于1000门以上的可编程逻辑器件。ROM型器件停电数据可保存。 FPGA：(Field Programmable Gate Array)现场可编程门阵列。它是一种由掩膜可编程门阵列和可编程逻辑器件两者演变而来的通用型用户可编程器件。RAM型器件停电数据不可保存，须与存储器连用。 4.2.2 CPLD/FPGA的特点 1，基本结构 CPLD 集总式互连 ? 可编程逻辑宏单元LMC，Logic Macro Cell（结构较复杂） ? 复杂的I/O控制块（完成芯片上逻辑与外部封装脚的接口） ? 逻辑单元之间采用连续式互连结构（固定长度的金属线） 内部延时时间固定，可预测 ? FPGA 分布式互连 ? 可编程逻辑功能块（实现用户功能的基本单元） ? 可编程I/O块（完成芯片上逻辑与外部封装脚的接口） ? 逻辑单元之间采用分段式互连结构（不同长度的金属线）内部延时时间不固定，预测性差 2，编程工艺 CPLD ?EPROM ?EEROM ?FLASH FPGA ?反熔丝（Actel） ?RAM（Xil