Spartan-3E_FPGA_中文数据手册_摘要.docxVIP

Spartan-3E家族的体系结构：由5个基本可编程功能元件组成可配置逻辑块（CLB）: 包括了用作触发器或锁存器的执行逻辑电路加存储 元件结构的可变形的查找表（LUT）。CLB执行多种类的逻辑功能，也包括对数据的存储。输入输出块（IOB）: 控制IO管脚和器件内部逻辑电路之间的数据流。每个IOB支持双向的数据传输和三态操作。对多种类信号标准的支持，包括了四种高性能的差分标准。DDR寄存器也包括在内。块状RAM : 以18Kb 双口块的形式提供数据存储功能。乘法器块 : 输入两个18b 二进制数计算乘积。数字时钟管理器（DCM）块 : 提供自校准的完全数字解决方案，用于对时钟信号进行分配，延迟，倍频，分频和移相。互连所有五种功能元件并在它们之间传输信号的发达路径网络是Spartan-3E家族的特点。每个功能元件都关联到一个开关矩阵，使得布线有多种连接路径。Configuration:对Spartan-3E进行编程是通过加载存储于可靠的、可擦写的、静态CMOS配置锁存器（CCL）里面的配置数据。FPGA的配置数据是存储于外部的PROM或者是其他非易失性媒体，无论其是否在板上。在上电后，配置数据就写进FPGA，这有7种不同方式：从赛灵思 Platform Flash PROM 读取的主动串行方式。从工业标准SPI串行Flash读取的串行外设接口SPI方式。从工业标准的×8或×8/×16