第2章Pentium处理器1(免费阅读).ppt

Pentium具有两条关于指令的标量流水线，所以称之为超标量流水线。每条指令流水线分为5段，CPU在一个时钟周期内可以执行两条指令。它兼有复杂指令系统计算机（CISC）与精减指令系统计算机两者的特性。 两条整数流水线分别称之为U流水线和V流水线。两条指令流水线同时执行先后两条相邻的指令，先一条在U流水线中执行，后一条在V流水线中执行，“U”、“V”有先后顺序及相邻的意思。 2.3.1 Pentium的超标量流水线结构 一、两条指令流水线共用部件 ⒈ 超标量流水结构中有两个预取缓冲器，均为32字节，负责从CPU内部Cache或主存中预先取出指令并缓存。 ⒉ 指令译码器要完成对指令的译码、相邻两条指令的配对检查等操作。如果遇到转移指令，要在译码之后，将转移指令地址送到转移目标缓冲器BTB中进行查找。 ⒊ 微程序控制器中的控制ROM存储了若干条机器指令的微程序。 * 2.2 32 位微处理器Pentium 主要内容： ※ Pentium采用的新技术：RISC技术、超标量流水线技术、分支预测技术（BTB）、浮点处理部件（FPU）和CACHE技术。 ※保护方式下的存储器管理。 ※ Pentium的原理结构。 1、先进的体系结构 1）Pentium内部总线32位，外部总线64位，使得在一个总线周期内数据传输量提高一倍。另外Pentium支持数据成组传送。 2）重新设计的浮点单元（FPU） Pentium的浮点单元在486的基础上进行了彻底的改进，其执行过程分为8级流水，使每个时钟周期能完成一个浮点操作(某些情况下可完成两个)。Pentium还对一些常用指令如ADD、MUL和LOAD等采用了新的算法，同时，用电路进行了固化，用硬件来实现。 3）设置了相互独立的代码Cache和数据Cache。 4）采用了分段和分页管理机制。 5）使用了多流水线作业。 2、CISC技术和RISC技术结合， Pentium处理器取2者之长，实现更高的性能。即在流水线作业中使用RISC技术，而对于一些不常用的复杂技术采用硬件电路实现。 采用RISC技术的CPU有如下特点： 1）指令系统只含简单常用的指令，长度一致。 2）利于流水线作业机制。 3）大多数指令利用内部寄存器来执行。 Pentium处理器中少量的CISC指令一般采用硬件来实现。 3、超标量流水线 超标量流水线设计是Pentium处理器技术的核心。它由U与V两条指令流水构成，其中，每条流水线都拥有自己的ALU、地址生成电路和Cache的接口。这种流水线结构允许Pentium在单个时钟周期内执行两条整数指令，并且每一条流水线也分为指令预取、指令译码、地址生成、指令执行和回写五个步骤。当一条指令完成预取步骤，流水线就可以开始对另一条指令的操作，极大地提高了指令的执行速度。 超标量流水线机制的条件： （1）所有指令都是简化指令（RISC）； （2）V流水线总是能够接受U流水线的下一条指令。 4、分支预测技术 Pentium提供了一个称为分支目标缓冲器BTB(Branch Target Buffer)的小Cache来动态地预测程序分支。当一条指令导致程序分支时，BTB记忆下这条指令和分支目标的地址，并用这些信息预测这条指令再次产生分支时的路径,预先从此处预取，保证流水线的指令预取步骤不会空置。 Cache的容量为1KB，能容纳256条转移指令的目标地址和历史状态，历史状态用2个二进制位表示4种状态：必定转移、可能转移、可能不转移和必定不转移。 分支预测在预测循环指令时有很高的预测精度，因为循环体只有一次转移不同，那就是退出循环。 5、独立的指令Cache和数据Cache Pentium有两个8KB Cache、一个作为指令Cache、另一个作为数据Cache、即双路Cache结构。TLB的作用是将线性地址翻译成物理地址。指令Cache和数据Cache采用32×8线宽、是对Pentium 64位总线的有力支持。Pentium的数据Cache有两个接口、分别通向U和V两条流水线、以便能在相同时刻向两个独立工作的流水线进行数据交换。当向已被占满的数据Cache写数据时、将移走一部分当前使用频率最低的数据、并同时将其写回主存，这个技术称为Cache回写技术。由于处理器向Cache写数据和将Cache释放的数据写回主存是同时进行的，所以，采用Cache回