第4章存储器和高速缓存技术79068(免费阅读).ppt

第4章 存储器和高速缓存技术 4.1 存储器和存储器件 4.1.1 存储器的分类 存储器根据用途和特点可以分为两大类： 1.内部存储器，简称为内存或主存 快速存取 容量受限制 2.外部存储器，简称为外存 容量大 速度慢 4.1.2 微型计算机内存的行列结构 字节机制 存储的基本单位 为什么采用行列结构 32行×32列组成的矩阵和外部的连接 : 4.1.3 选择存储器件的考虑因素 ① 易失性 ② 只读性 ③ 存储容量 ④ 速度 ⑤ 功耗 4.1.4 随机存取存储器RAM 主要特点: 既可读又可写 分类： RAM按其结构和工作原理分为： 静态RAM即SRAM 动态RAM即DRAM 1. SRAM 速度快 不需要刷新 片容量低 功耗大 2. DRAM 片容量高 需要刷新 (1) DRAM器件 原理 (2) DRAM的刷新和DRAM控制器 刷新的方法 DRAM控制器功能： ① 时序功能 ② 地址处理功能 ③ 仲裁功能 DRAM控制器的原理图 4.1.5 只读存储器ROM ROM的特点： 只许读出 不许写入 ROM器件的优点 ： 结构简单，所以位密度高。 具有非易失性，所以可靠性高 ROM的分类 根据信息的设置方法，ROM分为5种 ： 掩膜型ROM MOS型 双极型 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器（flash memory） 闪烁存储器的特点： 非易失性 可靠性 高速度 大容量 擦写灵活性 闪烁存储器的分类： 按擦除和使用的方式，闪烁存储器有三种类型： 整体型 块结构型 带自举块型 闪烁存储器的命令： 读命令 读标识码命令 准备擦除和擦除命令 验证擦除的命令 准备编程、编程以及编程验证命令 复位命令 4.1.6 存储器在系统中的连接考虑和使用举例 1. 存储器和CPU的连接考虑 ① 高速CPU和较低速度存储器之间的速度匹配问题。 ② CPU总线的负载能力问题。 ③ 片选信号和行地址、列地址的产生机制。 存储器芯片片选信号的构成方法 ： 全译码法 ? 适用于组合容量较大的存储器 ? 结构复杂 部分译码法 线译码法 ? 适用于容量较小的存储器 ? 结构简单 2. SRAM的使用举例 上图中4个4Kb×8的芯片构成16KB的SRAM子系统，这个子系统分为两部分： 4Kb×8的存储模块 总线驱动器和外围电路 两点说明： 关于片选信号CE#和数据线 关于写信号WE# 3. DRAM和DRAM控制器的使用举例 4.1.7 存储器的数据宽度扩充和字节数扩充 （1）存储器容量的扩充体现在两方面： 数据宽度的扩充 字节数的扩充 （2）数据宽度扩充和字节数扩充的方法 扩充存储器的数据宽度 扩充存储器的字节容量 4.2 微型机系统中存储器的体系结构  4.2.1 层次化的存储器体系结构 1. 层次化总体结构 层次化的概念 层次化的优点 层次化的实现 存储器的层次化总体结构 2. 内存的分区结构 内存分为： 基本内存区(conventional memory) 高端内存区(upper memory) 扩充内存区(expanded memory) 扩展内存区(extended memory) PC机的内存组织 基本内存区的组织 高端内存区的组织 用高端内存区64KB映射扩充内存的1个页组 4.2.2 16位和32位微机系统的内存组织 1. 16位微机系统的内存组织 8086用20位地址总线寻址1MB存储空间，由两个存储体组成： 奇地址存储体 偶地址存储体 16位CPU对存储器的访问分为： 按字节访问 按字访问 16位微机系统的内存组织 2 . 32位微机系统的内存组织 4.3 高档微机系统中的高速缓存技术 4.3.1 Cache概述 Cache系统包含三个部分： Cache模块 主存 Cache控制器 Cache系统的框图 区域性定律 时间区域性 空间区域性 4.3.2 Cache的组织方式 （1）按照主存和Cache之间的映像关系，Cache有三种组织方式。即： 全相联方式 直接映像方式 组相联方式 （2）三种组织方式的优缺点 Cache的三种组织方式 全相联Cache的例子 直接映像Cache的例子 组相联Cache的例子 4.3.3 Cache的数据更新方法