第5章VHDL语句.pptVIP

实 验 实验5-2 循环冗余校验（CRC）模块设计 sdata：12位的待发送信息 datald：sdata的装载信号 datacrc：附加上5位CRC校验码的17位CRC码，在生成模块被发送，在接收模块被接收。 clk：时钟信号 rdata：接收模块（检错模块）接收的12位有效信息数据 hsend、hrecv：生成、检错模块的握手信号，协调相互之间关系 error：误码警告信号 datafini：数据接收校验完成 【例5-21】 ... b1 : BLOCK SIGNAL s1: BIT ; BEGIN S1 = a AND b ; b2 : BLOCK SIGNAL s2: BIT ; BEGIN s2 = c AND d ; b3 : BLOCK BEGIN Z = s2 ; END BLOCK b3 ; END BLOCK b2 ; y = s1 ; END BLOCK b1 ; ... 5.2.3 并行过程调用语句 过程名（关联参量名）; 【例5-22】 ... PROCEDURE adder(SIGNAL a, b :IN STD_LOGIC ; --过程名为adder SIGNAL sum : OUT STD_LOGIC ); ... adder(a1，b1，sum1) ; -- 并行过程调用 ... -- 在此，a1、b1、sum1即为分别对应于a、b、sum的关联参量名 PROCESS( c1，c2) ; -- 进程语句执行 BEGIN Adder(c1，c2，s1) ; -- 顺序过程调用，在此c1、c2、s1即为分别对 END PROCESS ; -- 应于a、b、sum的关联参量名 【例5-23】 PROCEDURE check(SIGNAL a : IN STD_LOGIC_VECTOR; -- 在调用时 SIGNAL error : OUT BOOLEAN ) IS -- 再定位宽 VARIABLE found_one : BOOLEAN := FALSE ; -- 设初始值 BEGIN FOR i IN aRANGE LOOP -- 对位矢量a的所有的位元素进行循环检测 IF a(i) = 1 THEN -- 发现a中有 1 IF found_one THEN -- 若found_one为TRUE，则表明发现了一个以上的1 ERROR = TRUE; -- 发现了一个以上的1，令found_one为TRUE RETURN; -- 结束过程 END IF; Found_one := TRUE; -- 在a中已发现了一个1 End IF; End LOOP; -- 再测a中的其它位 error = NOT found_one; -- 如果没有任何1 被发现，error 将被置TRUE END PROCEDURE check； 【例5-24】 ... CHBLK：BLOCK SIGNAL s1: STD_LOGIC_VECTOR (0 TO 0); -- 过程调用前设定位矢尺寸 SIGNAL s2: STD_LOGIC_VECTOR (0 TO 1); SIGNAL s3: STD_LOGIC_VECTOR (0 TO 2); SIGNAL s4: STD_LOGIC_VECTOR (0 TO 3); SIGNAL e1, e2, e3, e4: Boolean; BEGIN Check (s1, e1); -- 并行过程调用，关联参数名为s1、e1 Check (s2, e2); -- 并行过程调用，关联参数名为s2、e2 Check (s3, e3); -- 并行过程调用，关联参数名为s3、e3 Check (s4, e4); -- 并行过程调用，关联参数名为s4、e4