第5章时序逻辑电路(免费阅读).ppt

有两组输入和两组输出： x1(t),x2(t),…,xn(t)称为时序电路的外部信号，或称输入变量； 称为时序电路的内部输入，或称记忆元件的状态输出函数； F1(t),F2(t),…,Fr(t)称为时序电路的外部输出，即输出函数； W1(t),W2(t),…,Wm(t)称为时序电路的内部输出。 74LS90 的功能表如下所示，具有如下功能： 直接复零：当R0(1)、R0(2)全是高电平时，S9(1),S9(2)为低电平，通过与非门R使各触发器Rd端均为低电平，使触发器输出均为零，实现清零功能，由于“清零”功能与时钟无关，故这种清零称为异步清零。 置 9(输出为1001)：当S9(1)、S9(2)全为高电平时，门S输出低电平，使触发器A、D的Sd端及触发器B、C的Rd端为低电平，使输出为 1001，实现置9功能。它也是异步方式置 9。 计数：当R0(1)、R0(2)及S9(1)、S9(2)输入为低电平时，门R、 门S输出为高电平，各JK触发器恢复正常功能，实现计数功能。使用时，务必按功能表的要求，使R0, S9各输入端的电平满足给定的条件，在输入时钟脉冲的下降沿计数。 功能扩展：中规模集成计数器设置诸多输入端的另一主要目的是为了扩展其功能，即通过外部不同方式的连接， 组成任意进制的计数器。 例5-9 用74LS90 组成七进制计数器。 解 七进制计数器有 7 个独立状态。可由十进制计数器采用一定的方法使它跳越3个无效状态而得到，即反馈归零法。 若选用8421BCD十进制计数器，其反馈归零过程如表5-17所示，当第 7 个CP脉冲作用时按计数要求应返回至0000态，向高位产生进位。但按74LS90的状态迁移规律，它的状态由 0110 迁移至 0111，不可能返回至 0000 态。因此在电路上采用反馈归零法，使电路强迫归零，反馈归零信号由 0111 引回，即R=QCQBQA。当在第7 个CP脉冲作用下，状态由 0110→(0111)→0000，显然 0111 仅是由 0110→0000 的过渡状态。其连接图和波形图如图5-27 所示。 表5-17 8421BCD十进 制计数器状态迁移表 图 5-27 74LS90 组成 8421BCD七进制计数器 若采用5421BCD十进制计数器，其反馈归零过程如表 5-18 所示，当第 7 个CP脉冲作用时，状态由1001通过 1010 返回至 0000 态，故 1010 态是过渡态，反馈归零信号由QAQDQCQB=1010 引回，即R=QAQC。其电路图和波形图如图 5-28 所示。 表5-18 5421BCD十进 制计数器状态迁移表 图 5-28 74LS90 组成 5421BCD七进制计数器 图 5 – 29 74LS90扩展为一百进制计数器 图 5 – 30 用 74LS90 扩展为二十四进制计数器 2. 同步式集成计数器 74LS161 图5- 31 为 74LS161 同步四位二进制可预置计数器的电路图和符号图。它由四级JK触发器和若干控制门组成。表5- 19 是它的功能表，从表中可知它有如下功能： 异步清零：当清零控制端Cr=0，立即清零，与CP无关。 同步预置：当预置端LD=0, 而Cr=1 时，在置数输入端A、 B、C、D预置某个数据，在CP上升沿的时刻，才将ABCD的数据送入计数器。因此预置数时必须在CP作用下。 图 5 -31 74LS161 计数器 表 5 – 19 功能表 保持：当LD=Cr=1时，只要控制端P、T中有低电平，就使每级触发器J=K=0，处于维持态。 计数：当LD=Cr=P=T=1 时，电路是模 24 同步递增计数器。在时钟信号CP送入时，电路按自然二进制数序列转换，即由0000→0001→…→1111。当QDQCQBQA=1111 时，进位输出端OC送出高电平的进位信号，即OC=QDQCQBQA·T=1。 功能扩展：与74LS90一样，74LS161 也可使用异步清零端Cr，采用反馈归零法，使它成为任意进制计数器。下图即为采用此方法得到的十进制计数器。 74LS161 有预置端，我们可以利用同步预置端，采用反馈预置法组成任意进制计数器。 S2 S3 X=0输出相等，次态相等；X=1输出相等次态也相等，故S2 S3等价可合并为一个态， 我们定义为S2态。 故该电路需要状态数为: S0 S1 ( S2 S3 ) S0 S1 S2 0 1 次态/输出 现态 输 入 S0