《数字电子技术基础》第7章.高密度可编程逻辑器件方案.ppt

CLB是完成用户指定组合逻辑或时序逻辑功能的基本逻辑单元，一个CLB由4个相同的Slice和附加逻辑组成,如图7.3.10所示。 图7.3.10 Virtex II Slice结构示意图 7.3 现场可编程门阵列（FPGA） 1.可配置逻辑模块CLB 输入/输出模块I/OB提供FPGA内部资源与外部电路的接口。它不仅包含了输入缓冲、输出驱动、接口电平转换、阻抗匹配、延迟控制，还包含了6个可以配置边沿D触发器或锁存器的存储单元。Virtex II的I/OB也可以实现DDR（Double Date Rate）输入和输出。 7.3 现场可编程门阵列（FPGA） 2.输入/输出模块I/OB FPGA内嵌的BRAM扩展了FPGA的应用范围和灵活性。BRAM有18Kbit RAM，提高了存储器的存储能力，并可将18 Kbit RAM配置成简单的单双口模式，使数据宽度加到32位。 7.3 现场可编程门阵列（FPGA） 3.嵌入式块RAM（BRAM） 数字时钟管理器DCM是在早期的FPGA基础上增加的时钟管理功能，用于FPGA内部复杂时钟控制和管理，使FPGA功能更加强大，使用更加灵活。主要包括同步时钟、频率合成和相位调整。DCM具备时钟输入、控制和数据输入端口，时钟输出、控制和数据输出端口。 7.3 现场可编程门阵列（FPGA） 4.数字时