第一章计算机系统概述..pptVIP

操作系统 浙江工业大学 计算机科学与技术学院 陆亿红 lyh@zjut.edu.cn 计算机硬件系统概述 第一章 操作系统定义 操作系统是一组有效控制和管理计算机系统的硬件和软件资源、合理地组织计算机工作流程以及方便用户的程序集合。 有效（efficiency）：系统效率，资源利用率（如：CPU利用的充足与否，内存、外部设备是否忙碌） 合理： 公平与否，如果不公平则会产生“死锁”或“饥饿” 方便（convenience）： 用户界面 计算机硬件系统结构 大、中、小型计算机的硬件组织 这类计算机以存储器为中心，CPU和各种通道都与存储器相连。 微型计算机的典型组织 微型计算机是以总线为纽带来构成计算机系统，中央处理机（CPU）、存储器、 I／O设备（包括外存磁盘、磁带）都挂接在总线。 1.1基本构成 处理器（Processor） 控制计算机的操作，执行数据处理功能 主存储器（Main Memory） 存储数据和程序（易失的） 输入/输出模块（I/O modules） 在计算机和外部环境间移动数据 辅存 通信设备 终端（如打印机） 系统总线（System bus） 连接处理器、主存储器和输入/输出模块 计算机部件：顶层视图 1.2 处理器寄存器 处理器 执行单元（运算器） 控制单元（控制器） 寄存器：存储数据，容量小，速度快 用户可见寄存器 控制和状态寄存器 用户可见寄存器 对所有程序是可见的，可通过由处理器执行的机器语言来访问 常用的寄存器包括： 数据寄存器（data register） 地址寄存器（address register） 变址寄存器（ Index register ） 段指针（ Segment pointer ） 栈指针（ Stack pointer ） 控制和状态寄存器(1) 存储器地址寄存器(Memory address register, MAR) 指定下一次要读写的存储器地址 存储器缓冲寄存器(Memory buffer register , MBR) 包含要写入存储器的数据或者从存储器读取的数据 I/O地址寄存器(I/O address register, I/O AR) 指定一个特定的输入/输出设备 I/O缓冲寄存器(I/O buffer register, I/O BR) 保存输入/输出设备和处理器交换的数据 控制和状态寄存器(2) 程序计数器（Program Counter , PC） 包含将取指令的地址 指令寄存器（ Instruction Register , IR） 包含最近取的指令内容 程序状态字（Program Status Word , PSW） 条件码（ Condition codes ）：处理器硬件为操作结果设置的位，如算术运算的溢出等 中断允许禁止位（ Interrupt enable/disable bit ） 管理程序/用户模式位（ Supervisor/user mode bit ） Example：PSW of M68000 1.3 指令的执行 处理器执行的程序由一组保存在存储器中的指令组成。 两步 处理器每次从存储器中读（取）一条指令 取指周期 处理器执行指令 执行周期 取指周期 根据PC的值，处理器从存储器中取一条指令 （PC）-MAR, Read 存储器中取出的指令放到指令寄存器IR中 （M）-MBR-IR 每次取指之后处理器递增PC以便取下一条指令 PC+1 -PC 执行周期 处理器对所取指令进行解析，并执行相应操作 数据传输 处理器-存储器 处理器-I/O设备 数据处理 数据的算术或逻辑运算 控制 改变执行顺序，如跳转指令 一台理想机器 程序执行示例 1.4 中断 中断是提高处理器效率的一种技术。 I/O设备的速度远远慢于处理器速度 处理器需要暂停等待I/O设备工作结束 中断技术允许处理器与I/O操作并发执行，以提高处理器使用率。 进程可以因外部事件而中断，中断处理完后还需要从中断点恢复进程的执行。 中断 中断是指CPU对系统中发生的异步事件的响应，发生中断时正在执行的程序的暂停点叫做中断断点，处理器暂停当前程序转而处理中断的过程称为中断响应，中断处理结束之后恢复原来程序的执行被称为中断返回。 一个计算机系统提供的中断源的有序集合一般被称为中断字，这是一个逻辑结构，在不同的处理器有着很不相同的实现方式。 中断 指令的正常执行序列被打断 中断的分类 无中断时程序控制流 有中断时程序控制流（短时间的I/O等待）