数字电路第五版(康华光)第7章课件.pptVIP

完了 寄存地址线上的地址 寄存要写入的数据 ADV=0:普通模式读写 ADV=1:丛发模式读写 =0:写操作 =1:读操作 寄存各种使能控制信号，生成最终的内部读写控制信号； 2位二进制计数器, 处理A1A0 ADV=0:普通模式读写 片 选 无 效 =0:写操作 WE =1:读操作 WE 普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。 读A1地址单元数据 I/O输出A1数据;开始读A2 数据 I/O输出A2数据;开始读A3 数据 I/O输出A6数据;开始 读A7 数据 开始读A4地址单元数据 I/O输入A5数据;开始 写A6 数据 I/O输出A4数据;开始写A5数据, 读A2地址单元数据 丛发模式读A2+1中的数据 丛发模式读A2+2中的数据 丛发模式读A2+3中的数据 丛发模式重新读A2中的数据 ADV=1:丛发模式读写 丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出 读A1地址单元数据 丛发模式读A1+1中的数据 丛发模式读A1+2中的数据 在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 SSRAM的使用特点： 1、动态存储单元及基本操作原理 T 存储单元 写操作:X=1 =0 T导通，电容器C与位线B连通 输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元 如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。 - 刷新R 行选线X 读/写 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 7.2.3 动态随机存取存储器 读操作:X=1 =1 T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 T / 刷新R 行选线X 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。 7.2.4 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。 ··· CE ┇ A11 A0 ··· WE D0 D1 D2 D3 WE CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。 7.2.4 RAM存储容量的扩展 2. 字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。 RAM1 D0 D7 A0 A12 CE1 芯片数=4 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 系统地址线数=15 系统:A0 ~ A14 A13 ~ A14? 2000H 2001H 2002H ┇ 3FFFH 4000H 400H 4002H ┇ 5FFFH 6000H 6001H 6002H ┇ 7FFFH 0000H 0001H 0002H ┇ 1FFFH 芯片:A0 ~ A12 32K×8位存储器系统的地址分配表 各RAM芯片 译码器有效输出端 扩展的地址输入端 A14 A13 8K×8位RAM芯片地址输入端 ? A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 对应的十六进制地址码 ? ? Ⅰ ? ? ? ? 0 0 ? ? 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 ┇ 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0001H 0002H ┇ 1FFFH ? ? Ⅱ ? ? ? ? 0 1 ? ? 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0