软件无线电作业.docVIP

软件无线电大作业 1 数字下变频及抽取技术研究 软件无线电是将无线电发信机的数字化点(A/D，D/A)尽可能靠近天线，理想情况是在天线的后端进行射频采样，数字化后，所有的处理都可用具有软件定义的无线通信功能模块来完成。由于受ADC器件的限制，无法直接对射频信号进行采样。因此，目前的方案是在中频进行数字化，即把射频信号经过一次或者多次混频后，将信号搬移到几十MHz的中频段，再进行ADC的带通采样。但是，带通采样后的数据量仍然极大，这对数据进行后处理的DSP器件或FPGA器件不堪重负。软件无线电接收机在中频接收的是系统的整个频段，但对单个用户来说却只占用其中一个很窄的信道，因此数字下变频部分要完成的任务： (1)将包含所有信道的宽带信号进行信道分离，分别提取需要的窄带信道； (2)对于分离后的窄带信号，降低对其的采样频率，从而降低此信道的数据量，以减轻基带处理部分对DsP或FPGA的计算要求的压力。 当抽取率尺较大时，若要一次完成抽取，则要求抗混叠滤波器的通带带宽非常窄，过渡带非常陡，则滤波器的阶数必然要求达到几百甚至几千阶，如此大的运算量是DSP或FPGA器件无法实时处理完成的。因此，当抽取率很高时，通常采用多级抽取技术，这样做比单级抽取所需的计算量小得多。多级抽取实现的途径一般采用以抽取率为2的抽取器为基本单元，若抽取率R=R1×2k，则在第一级采用运算简单的级联积分梳状抽取(Cascaded Integrator-Comb，CIC)滤波器，其抽取率为RI；其后，为K个半带滤波器和2倍抽取器。 2 级联积分梳状滤波器原理 级联积分梳状抽取滤波器的基本结构的主要组成部分为抽取器(抽取因子为R)。在抽取器左边是由N个采样频率为fs的级联积分器组成。每一级积分器都是单极点，反馈系数为1的滤波器，它的传输函数为HI(z)=1/(1一z-1)；而在右边是由N个采样频率为fs/R的级联微分器组成。每一级微分器可以延时从此延时参数M滤波器的设计参数，可用来控制滤波器的频率响应，在CIG滤波器设计中，它的值严格限制为1或2。每一级微分器的传输函数为(参考输入采样频率fs/R)：Hc=1-z-RM；最后一级滤波器的输出采样率是fs/R。因此，整个CIC滤波器的传输函数为 从式中可以看出，级联CIC抽取滤波器是由N个矩型滤波器级连而成，故名级联梳状滤波器。从结构上看，级联CIC抽取滤波器中只有加法运算而没有乘法运算，故在实现上是很方便的。 级联CIC抽取滤波器具有低通的频率特性。设z=ej2πf/R，其中厂是用采样频率fs/R归一化后的频率。带入H(z)得到它的频响。R、M和N是作为滤波器设计参数，通过选择它们来控制从零频到采样频率届之间可以接受的通带宽度。计算H(z)的幅频特性为|H(f)|=[(sinπMf)/sin((πf)/R)]。由上式可见，在f=1/M整数倍时，滤波器的传输函数幅频响应等于零。因此，微分器的延时参数M作为控制滤波器零点的设计参数。对任何CIC滤波器而言，它的传输函数一定有RM个零点。这些零点在z平面中是均匀分布在单位圆上，仅在z=0时，不为零。随着N的增加，z的零点阶数也随之增加，即向零点频率收敛方向的频率衰减加剧。随着滤波器级数N的增加，旁瓣电平的衰减也增大。同时，随着零点的阶数的增加，带内衰减也同样加大，从而，造成了滤波器通带带宽的变窄。在有些应用场合，这是无法接受的。 为了补偿由于随着N的增加，引起通带内频率的衰减，一般采用在级联CIC抽取滤波器之后再级联一个低通滤波器来补偿。这个补偿滤波器的组成一般采用半带滤波器和普通FIR滤波器，此FIR滤波器组要求对级联CIC抽取滤波器带内的衰减进行补偿且具有较陡直的滚降特性。补偿滤波器的采样频率为CIC滤波器抽取后的采样频率。如果将补偿滤波器设计成FIR滤波器，那么当通带内的误差容限要求很高时，则要求FIR滤波器的阶数增加。 3 多路抽取和符号率转换问题 3.1 问题的提出 对于下变频系统来说，要解决两个问题： 1)接收下来的是系统的整个频段(0，fs/2)。而对于一个通信用户而言只占用其中一个很窄的信道，如TACS系统中，系统频段为15 MHz，而信道带宽只占25 kHz。数字下变频把数字中频信号变换到基带，将所需要的信道从宽带信号提取出来，降低采样速率，以减轻基带部分对DSP处理速度的压力。 2)基带处理要求下变频器输出的信号是符号率的整数倍，而对于带通采样来说，采样率区间随着载波频率而变化，对多速率信号的带通采样就很难保证实现整数倍的符号，这就需要在