[课件]数字逻辑_第三章_集成门电路课件.pptVIP

3.6.4 TTL门闲置输入端的处理 1、处理原则 不影响信号端的正常逻辑运算。 2、对与门、与非门的处理 (1)接“1”(VCC) (2)与信号端并接使用 (3)闲置 优点：不会增加信号端的驱动电流 等效为输入“1” 优点：能提高逻辑可靠性，但会使信号端提供的驱动电流增大。 (1)接“0”(地) (2)与信号端并接使用 3、对或门、或非门的处理 3.7.1 NMOS和PMOS门电路 场效应管有两种: 3.7 MOS集成门电路 场效应管与晶体管不同，它是多子导电，输入阻抗高，温度稳定性好。 结型场效应管JFET 绝缘栅型场效应管MOS N沟道 P沟道 耗尽型 增强型 耗尽型 增强型 1、NMOS管的结构 P G S D N N P型基底 两个N区 SiO2绝缘层 金属铝 N导电沟道 未预留? N沟道增强型 预留? N沟道耗尽型 2、逻辑符号 P沟道增强型 G S D G S D N沟道增强型 栅极 漏极 源极 3、NMOS管特性 VGS≥ VTN(+2V)，形成沟道，等效开关接通。 VGS＜ VTN(+2V)，沟道夹断，等效开关断开。 G S D VDD 4、PMOS管特性 VGS≤ VTP(－2V)，形成沟道，等效开关接通。 VGS＞ VTP(－2V)，沟道夹断，等效开关断开。 G S D VDD 3.6.2 CMOS门电路 一、CMOS非门（反相器） (1)输入低电平，即若Ui=0V VGS1= 0V VTN，所以T1截止。 VGS2= -VDD VTP，所以T2导通。 UO=“1”=VDD，即输出为高电平。 (2)输入高电平，即若Ui=+5V=VDD VGS1=+5V VTN，所以T1导通。 VGS2= 0V VTP，所以T2截止。 UO=“0”，即输出为低电平。 T1 T2 UO Ui G S D VDD G S D 二、动态特性 在动态情况下，由于三极管内部电荷的建立和消散过程均需要一定的时间，故IC和UO的变化均滞后于Ui的变化。 Ui IC UO ton toff t t t 3.3 晶体管反相器 一、工作原理 当输入为低电平时，三极管截止，输出为高电平。 当输入为高电平时，三极管饱和导通，输出为低电平。 结论：输入与输出反相。 Rb1 Ui RC VCC UO Rb2 －Vbb 二、工作条件 当输入为低电平时，三极管应可靠截止；当输入为高电平时，三极管应可靠饱和。 三极管的饱和条件、截止条件如前所述。 三、波形改善 (1) 采用加速电容C (2) 采用钳位电路 Rb1 Ui RC VCC UO Rb2 －Vbb VQ CO C 1、灌电流负载 四、反相器的负载能力 当T饱和时，ICS= IRC+ IOL。为了保证T稳定的工作在饱和状态，应满足ICS= IRC+ IOL≤βIb。（因为饱和条件为Ib≥Ibs= ICS／β） Rb1 Ui RC VCC VQ Rb2 C －Vbb IRC RL VCC IOL ICS 显然，晶体管饱和越深，允许的灌电流越大，负载能力也越强。但集电极电流必须满足限制条件：ICS≤βIb。 2、拉电流负载 Rb1 UiL RC VCC VQ Rb2 C －Vbb IRC RL IOH IQ 当T截止时： IRC =IQ+ IOH 显然，反相器所允许的最大拉电流，以钳位电路不失去钳位作用为条件。 3.4 分立元件门电路 A B F 1、二极管与门 真 值 表 A B F 0 0 0 0 1 0 1 0 0 1 1 1 A B F 0V 0V 0V 0V 5V 0V 5V 0V 0V 5V 5V 5V 功 能 表 VCC A B F=AB R 真 值 表 A B F 0 0 0 0 1 1 1 0 1 1 1 1 功 能 表 A B F 0V 0V 0V 0V 5V 5V 5V 0V 5V 5V 5V 5V 2、二极管或门 A B F ≥ 1 A B F=A+B R A B F  真值表 A B F 0 0 1 0 1 1 1 0 1 1 1 0 3、与非门 A B Rb1 RC Rb2 －Vbb VCC F A B F  ≥ 1 真 值 表 A B F 0 0 1 0 1 0 1 0 0 1 1 0 4、或非门 VCC A B Rb1 RC Rb2 －Vbb F=A+B 3.5.1 TTL与非门电路结构及工作原理 一、电路结构 3.5 TTL门电路 1、输入级 2、倒相级 3、输出级 VCC B R1 A T1 R5 T3 T5 F R4 T4 R2 R3 T2 VC