计算机组成原理第4章4存储器.pptVIP

4.2 3.高性能存储芯片 (1) SDRAM (同步 DRAM) 在系统时钟的控制下进行读出和写入 CPU 无须等待 (2) 带 Cache 的 DRAM 在 DRAM 的芯片内 集成 了一个由 SRAM 组成的 Cache ，有利于 猝发式读取 由 Rambus 开发，主要解决 存储器带宽 问题 (3) RDRAM 4.3 高速缓冲存储器 一、概述 1. 问题的提出 避免 CPU “空等” 现象 CPU 和主存（DRAM）的速度差异 缓存 CPU 主存 容量小 速度高 容量大 速度低 程序运行的局部性原理： 空间局部性：指当处理机访问某个存储单元时，该存储单元附近的存储单元最有可能被随后访问； 时间局部性：指当处理机访问某个存储单元时，该存储单元最有可能被再次访问。 2. Cache 的工作原理 (1) 主存和缓存的编址 主存和缓存按块存储 块的大小相同 B 为块长 ~ ~ ~ ~ … … 主存块号 主存储器 0 1 2m－1 字块 0 字块 1 字块 M－1 主存块号 块内地址 m位 b位 n位 M块 B个字 缓存块号 块内地址 c位 b位 C块 B个字 ~ ~ ~ ~ … … 字块 0 字块 1 字块 C－1 0 1 2c－1 标记 Cache 缓存块号 4.3 (2) 命中与未命中 缓存共有 C 块 主存共有 M