EDA课程设计实验报告 电子电工实习.docVIP

华 北 电 力 大 学 实 验 报 告 | | 实验名称 EDA课程设计 课程名称 电子电工实习 | | 专业班级： 学生姓名： 学 号： 成 绩： 指导教师： 实验日期：2013-12 实验目的及要求 实验目的：学习并掌握数字钟的原理、设计方法。 实验要求： 1. 计时范围为0小时0分0秒至23小时59分59秒 2. 采用6个8段数码管分别显示小时十位，小时个位、分钟十位、分钟个位、秒十位、秒个位。 3. 整点报时，蜂鸣器响5声，每秒1声。 4. 校时功能，能够单独校分、校时。用按键控制。 5. 具有清零、启动/停止计数的功能。用按键控制。 实验内容 计数时钟由模60秒计数器、模60分计数器、模24小时计数器、 报时模块、 分、时校定模块 及输出显示模块 构成。 可以采用同步计数器或异步计数器设计方法。 三、实验所用设备 Quartus II 9.0 Web Edition软件 实验原理 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和蜂鸣器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到六段显示译码器译码，通过六位LED六段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 实验方法与步骤 1、秒位计时电路设计（60进制） 秒低位计数用十进制计数器（74163改装）计数，由脉冲信号触发计数，9秒（秒低位输出1001B）时，秒低位清零；秒高位计数用六进制计数器（74163改装）计数，9秒时，秒高位芯片ENT输入高电平，由此触发计数，59秒（秒低位输出1001B，秒高位输出0101B）时，秒高位清零。 2、分位计时电路设计（60进制） 分低位计数用十进制计数器（74163改装）计数，59秒时触发计数，9分59秒（分低位输出为1001H，秒高位输出0101B，秒低位输出1001B）时，分低位清零；分高位计数用六进制计数器（74163改装）计数，9分59秒时，分高位芯片ENT输入高电平，由此触发计数，59分59秒（分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B）时，分高位清零。 3、时位计时电路设计（24进制） 时低位计数用十（或四）进制计数器（74163改装）计数，59分59秒时触发计数，9时59分59秒（时低位输出为1001B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B），或者23时59分59秒（时高位输出为0010B，时低位输出为0011B，分高位输出为0101B，分低位输出为1001B，秒高位输出0101B，秒低位输出1001B）时，时低位清零；时高位计数用三进制计数器（74163改装）计数，9时59分59秒时，时高位芯片ENT输入高电平，由此触发计数，23时59分59秒时，时高位清零。 4、整点报时电路 控制验证当数字电子钟的输出为59分50秒时，与一个本电路所用的源输入脉冲信号，利用与门的特性输出相应的高低电平接通蜂鸣器实现整点报时。 5、具体步骤 （1）软件仿真： 根据上述设计，使用Quartus II9.0进行相关原理图的描绘、编译和波形仿真，观察数字电子时钟是否逻辑有误； （2）硬件仿真： 使用Quartus II9.0对所设计数字电子时钟进行管脚分配与封装（参照老师所给文档，保护、数码管选通电路、硬件连线与管脚配置等），下载到实验板上进行硬件仿真，观察数码管显示，在实验板上进行操作验证是否实现所设计功能。 如不满足实验要求，需反复修改设计