FPGA译码器实验.pptVIP

ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 点”OK”后出现弹窗，选择刚刚下载到FPGA中的bit文件。 ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 看清，这里要选”No” ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 出现“你已完成。。。”，点击”OK”。 ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 右击右半边的空白处，出现弹出菜单，选择最后一个”Generate File...” ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 出现生成成功，证明成功生成。 成功后点击这里，准备下载PROM文件到芯片中。 ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 右击左边的flash芯片，选择”Assign New Configuration File…” ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 找到刚生成的PROM文件，点击打开。 ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 分配好文件后同样右键”Program”。 ISE 13.1 软件设计流程 --将自己设计的程序下载到flash芯片中 2013-4-25 * 这样我们就完成了PROM的烧制，可以断电试下。 示例：二选一多路器 2013-4-25 * a b out sl 如图所示为二选一多路器的原理图。a 、 b 为输入信号，sl为控制信号，out为输出信号。out输出由控制信号sl决定。当sl为低电平时，out输出a的值；否则，输出b的值。 完！谢谢 ！ 2013-4-25 * 实验：译码器实现 2013-4-25 * * ISE 13.1 软件设计流程 --创建一个工程 2013-4-25 * 新建文件的类型，不同的类型有着不同的功能和意义。 该文件的实体名 ISE 13.1 软件设计流程 --创建一个工程 2013-4-25 * ISE 13.1 软件设计流程 --创建一个工程 2013-4-25 * 双击文件名 多文档切换 添加自己设计的代码，开始自己的芯片之旅 ISE 13.1 软件设计流程 --综合 2013-4-25 * 这个图标表示顶层芯片 双击Synthesize进行综合 常用的操作 综合、实现、下载、配置芯片等 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 右键新建的工程，选择”New Source” ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 选择测试文件，键入文件名。 Next ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 选择要测试的模块。 因为这里只有一个模块，如有多个模块，这里会出现多个。 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 这是我写的一个有两个模块的工程，这里出现选择。 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 在这里编写仿真测试文件。 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 点这里Simulation 并选中test，展开即可看到要测试的模块。 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * 选中新建的测试文件，这里有相应的操作，第一个是语法检查。先检查语法，然后再双击第二个进行仿真。 ISE 13.1 软件设计流程 --添加仿真文件 2013-4-25 * ISE 13.1 软件设计流程 --添加约束文件.ucf 2013-4-25 * 设计完自己的芯片后，还要添加约束文件，也即芯片的管脚与自己定义的管脚的对应关系。文件内容如下： ISE 13.1 软件设计流程 --怎么写约束文件 2013-4-25 * 约束文件都是形如 ： NET “自己定义的接口名” LOC = 扩展板上的接口名； 多行组成，就是自己定义的接口与扩展板上的接口对应起来。 例如， 我定义一个模块有三