SOC设计实验报告讲述.docVIP

西北工业大学 《SOC设计实践》实验报告 学 院： 软件与微电子学院 学　　号： 姓　　名： 专 业： 时 间： 实验地点： 实验一、编写一个自动售货机Verilog HDL模型售货机出售15分的饮料。投币器只接受5分和1角硬币。必须提供适当数目的零钱，投币器不找钱。实验定义状态，并画出状态转换图，解释设计思路； 其中状态机在跳到st3时，由st3直接跳的start状态这使得out只在投币后的一个时钟周期处于高电平而不会长期处于高电平的状态，这与现实的只输出一瓶饮料的结果不相符。 使用Verilog语言完成设计； 编写testbench，并使用Synopsys VCS进行仿真； Autosel-vcs仿真波形 最下边一行代表的是投5分，倒数第二行代表的是复位信号，第三行是时钟信号，第二行是投10分，由图可知，在投3个5