脉冲占空比测量设计解答.doc

设 计 报 告 课题：脉冲占空比测量 设计者：*** 指导老师：白老师 组号：第六组 2014年7月20号 摘要：一般我们都采用测量周期的方法测量占空比。本设计是采用硬件的方法测量脉冲矩形波的占空比。对被测信号进行100倍频处理，再测量信号高电平期间的脉冲个数，除于100，即为占空比，这样可较准确地测出高电平在整个周期的比例。用计数器对高电平的脉冲进行计数。当原信号的下降沿到来时将锁存对高电平的计数值，并送入译码显示。用定时器控制锁存器的刷新速度，这样就可方便准确地测出该波形的占空比。 关键词: 锁相环芯片HCF4046 脉冲占空比 555构成的单稳态电路 100进制计数器 目录 1 系统设计 4 1.1 设计要求 4 1.2 方案论证 4 1.2.1方案一：由锁相环、计数器构成的脉冲占空比测量 4 1.2.2方案二：由单片机构成的脉冲占空比测量仪 4 1.3 系统设计框图 4 2.单元模块设计 5 2.1 倍频单元电路 5 2.1.1电路原理图 5 2.1.2工作原理 6 2.1.3参数选择 6 2.2 计数器电路 7 2.2.1电路原理图 7 2.2.2工作原理 7 2.3 单稳态电路 8 2.3.1电路原理图 8 2.3.2工作原理 8 2.3.3参数选择 9 2.4 显示电路 9 2.4.1电路原理图 9 2.4.2工作原理 9 2.4.3参数选择 10 3.系统测试 10 4.结论 11 5.参考文献 12 6.附录 12 1 系统设计 1.1 设计要求 （1）量程：0—99%，显示器最大显示数为 99（即99%），误差绝对值均小于1%； （2）—5KHz；电源电压：+5V； （4）触发-定时电路的暂态时间由电阻R和电容C决定，其选值应保证数码管显示的读数不出现闪烁现象。 1.2 方案论证 1.2.1方案一：由锁相环、计数器构成的脉冲占空比测量 本方案是采用锁相环电路与100进制加法计数电路，将输入信号100倍频，通过计数器测量待测信号在高电平态的倍频的脉冲个数，该脉冲个数刚好是待测脉冲的占空比，利用锁存器与单稳态电路控制输出译码显示。该电路结构紧凑，精确度高，能测量较高的频率，因此选择此方案更佳。 1.2.2方案二：由单片机构成的脉冲占空比测量仪 本方案采用单片机对脉冲上升沿与下降沿的捕捉，通过定时器的定时分别测量出电平值和脉冲周期，通过计算得到占空比值。该方案虽具有可行性，但单片机对脉冲周期有一定的要求，这是由于单片机执行指令需要一定的指令周期决定的，因此不能测量较高的频率。因此测量较高频率的脉冲该方案有一定的缺陷。 1.3 系统设计框图 2.单元模块设计 2.1 倍频单元电路 2.1.1电路原理图 2.1.2工作原理 被测信号从14脚输入后，经放大器进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，开关K拨至13脚(因为要求是边沿触发)，则比较器Ⅰ将从3脚输入的比较信号与输入信号作相位比较，从相位比较器输出的误差电压则反映出两者的相位差。经、及滤波后得到一控制电压加至压控振荡器的输入端9脚，调整的振荡频率，使迅速逼近信号频率。的输出再进入相位比较器Ⅰ，继续与进行相位比较，最后使得＝，两者的相位差为一定值，实现了相位锁定,即4脚上信号经过7490构成的100进制计数器后，4脚频率发生改变。由图2可得, ,又因为锁相环中3脚的频率与14的频率相等,则,所以。 2.1.3参数选择 因为HCF4046的工作条件为为3V-18V，,。由最小频率，最大频率分析得，在VCC为5V的情况下，为满足被测信号频率范围2Hz-5KHz，故取 , 2.2 计数器电路 2.2.1电路原理图 2.2.2工作原理 7490是二—五—十进制计数器，把输入计数脉冲加在端，即 =100倍频信号，且把与从外部连起来，则电路将对计数脉冲按照8421BCD码进行异步十进制加法计数。若将这两片7490相联，则构成100进制的加法计数器。由于当，时，则计数器清零，与CP无关；当，时，则计数器计数，CP下降沿有效。把被测信号取反后送入和，可实现在被测信号的高电平时期计数，低电平时期保持清零状态。 2.3 单稳态电路 2.3.1电路原理图 2.3.2工作原理 采用555构成的单稳态电路,当电路无触发信号时电路工作在稳态，当UI的下降沿来时，电路被触发，立即由稳态跳到暂稳态，则电路开始对电容C5充电，当电容上的电压上升到时，电路从暂稳态跳到稳态，这状态保持到下一个UI的下将沿来时。此后不断的重复以上过程。因此在555的3脚输出矩形波，并将3脚的信号送给74LS2