8 可编程逻辑器件..pptVIP

可编程逻辑器件－－PLD 可编程逻辑器件的定义 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLD－－Programmable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 PLD器件的优点 集成度高，可以替代多至几千块通用IC芯片 极大减小电路的面积，降低功耗，提高可靠性 具有完善先进的开发工具 提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程，方便设计的修改和升级 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 保密性好 管脚数目： 208个 电源： 3.3V（I/O） 2.5V（内核） 速度 250MHz 内部资源 4992个逻辑单元 10万个逻辑门 49152 bit的RAM 大的PLD生产厂家 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 PROM结构 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 GAL结构 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。 GAL器件的OLMCOutput Logic Macro Cell 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 PLD的设计步骤 设计输入 原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植 原理图与HDL的联系与高级语言与汇编语言类似 设计处理 综合和优化 优化：将逻辑化简，去除冗余项，减少设计所耗用的资源 综合：将模块化层次化设计的多个文件合并为一个网表，使设计层次平面化 映射 把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式 布局与布线 将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接 生成编程文件 生成可供器件编程使用的数据文件 模拟仿真 功能仿真 不考虑信号传输和器件的延时 时序仿真 不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同 在线验证 利用实现手段测试器件最终功能和性能指标 在系统编程技术ISP－－In System Program 对PLD的逻辑功能可随时进行修改。由Lattice公司率先发明 优点： 方便硬件的调试 方便硬件版本的升级，类似于软件升级 在系统编程技术ISP－－In System Program 边界扫描测试技术BST－－Boundary Scan Test 据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。 现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。 在DSP开发和嵌入式处理器的开发中应用得非常广泛。 1．一个容量为1K×8的存储器有 个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K×8的RAM，需要 片容量为256×4的RAM。 A.2 B.4 C.8 D.32 3．寻址容量为16K×8的RAM需要 根地址线。 A.4 B.8 C.14 D.16 E.16K 4．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有 条。 A.8 B.16 C.32 D.256 6.采用对称双地址结构寻址的1024×1的存储矩阵有 。 A.10行10列 B.5行5列 C.32行32列 D.1024行1024列 7．随机存取存储器具有 功能。 A.读/写 B.无读/写 C.只读 D.只写 8．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为 。 A.1 B.2 C.3 D.8 9．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为 。 A.4