《时序逻辑电路分析.pptVIP

4.2 时序逻辑电路的基本概念 4.2.1 时序电路的基本结构 结构：一定包含存储电路(触发器组成)，而且它的输出往往反馈到输 入端，与输入变量一起决定电路的输出状态。 特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有 关。具有记忆功能。 同步计数器的设计举例 例: 设计一个同步5进制加法计数器 4.4 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 4.4.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M:状态数;n:触发器的个数） 2n-1M≤2n Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (1）根据设计要求，设定状态，求得状态转换图和状态表。 (2) 该状态图不需化简。 S0/0 S1/0 S2/0 S3/0 S4/1 现态 S0 S1 S2 S3 S4 次态 S1 S2 S3 S4 S0 进位输出 0 0 0 0 1 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （3）状态分配，列状态转换编码表。 现态 Q2n Q1n Q0n 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 次态 Q2n+1Q1n+1Q0n+1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 进位输出 Z 0 0 0 0 1 （4）选择触发器。选用JK触发器及其激励表。 Q n Q n+1 0 0 0 1 1 0 1 1 J 0 1 ? ? K ? ? 1 0 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （5）求各触发器的激励函数和进位输出函数。 现态 Q2n Q1n Q0n 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 次态 Q2n+1Q1n+1Q0n+1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 激励 J2 k2 激励 J1 k1 激励 J0 k0 进位输出 z 0 0 0 0 1 Q n Q n+1 0 0 0 1 1 0 1 1 J 0 1 ? ? K ? ? 1 0 0 ? 0 ? 1 ? 0 ? 1 ? ? 1 0 ? ? 0 1 ? 1 ? ? 1 ? 1 ? 1 0 ? 0 ? 1