《VHDL语言应用基础1基本结构、数据类型.ppt

第二章VHDL语言应用基础 参考书目及网络资源 《VHDL硬件描述语言与数字逻辑电路设计》，侯伯亨，西安电子科技大学出版社。 《VHDL与数字电路设计》卢毅 科学出版社 《Verilog HDL 硬件描述语言》清华大学出版社 《CPLD技术及应用》宋万杰等 西安电子科技大学出版社 《可编程逻辑系统的VHDL设计技术》Kevin Skahill 东南大学出版社 《 ALTERA可编程器件及其应用》刘宝琴 清华大学出版社 《Xinlinx数字系统现场集成技术》朱明程东南大学出版社 (学术科学/电路设计与调试版) /club/default.asp /2/default.asp?name=dickhou PART 1HDL VHDL具有强大的行为描述能力，丰富的仿真语句和库函数，对设计的描述也具有相对独立性 Verilog 最大特点就是易学易用，语法比较自由 ABEL一种早期的硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。 AHDL(Altera HDL) 是ALTERA公司发明的HDL,特点是非常易学易用，学过高级语言的人可以在很短的时间（如几周）内掌握AHDL。它的缺点是移植性不好，通常只用于ALTERA自己的开发系统。 VHDL VHDL语言最初于1981年由美国国防部为解决所有电子产品存档而提出的一种统一标准语言,1983年至1985年,由IBM、TI等公司对VHDL进行细致开发,1987年成为IEEE 1076’87标准。1993年,修订版IEEE 1076’93出台。随后,IEEE分别提出IEEE 1076 .3(可综合标准)和IEEE 1076.4(ＶＩＴＡＬ标准),以解决可综合VHDL描述在不同EDA厂商之间的移植问题,以及ASIC/FPGA的门级库描述问题。 VERILOG VERILOG语言最早由GATEWAY设计自动化公司于1981年提出,并提供相应的VERILOG仿真器。1985年,仿真器增强版VERILOG-XL推出。CADENCE公司于1989年收购GATEWAY公司,并于1990年把VERILOG语言推向市场,而保留了VERILOG-XL的所有权。1995年, VERILOG成为IEEE 1364标准。 常见的HDL工具 ? FPGA Express： VHDL/VerilogHDL综合软件，简单易用，但有人反映其对VerilogHDL的支持不够强, Synopsys公司出品。 常见的HDL工具 Synplify ： VHDL/VerilogHDL综合软件。Synplicity公司出品。 常见的HDL工具 NC-Verilog/NC-VHDL：Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL 常见的HDL工具 Visial VHDL / Visal Verilog: 可视化的HDL/Verilog编辑工具，功能类似于Renoir PART 2The Basic Structure of VHDL HDL = hardware description language Textual HDLs replaced graphical HDLs in the 1980‘ies (better description of complex behavior). 1981年美国国防部赞助了一个硬件描述语言的工作组，1983年形成了一个VHSIC (Very High Speed Integrated Circuits)硬件描述语言标准(VHDL：VHSIC Hardware Description Language ) 1984: first version of the language defined, based on ADA (which in turn is based on PASCAL) 1987: revised version became IEEE standard 1076 1993: revised IEEE standard VHDL有过两个标准： IEEE Std 1076-1987 (called VHDL 1987) IEEE Std 1076-1993 (called VHDL 1993) more recently: VHDL-AMS: includes analog modeling 由于VHDL的开发环境的主体是仿真模拟器（simulator）,VHDL的模拟与一般语言的模拟有以下不同： 模拟时间－－需要强调的是，这一概念是模拟所对应硬件的运行时间。它用时间步长规定了相对时间、绝对时间等序列