中频处理板方案确定(初稿).doc

中频板初步方案 版本 描述 作者 日期 1 概述 3 2 中频板的用户需求 3 2.1 功能需求 3 2.2 主要性能需求 4 2.3 其他需求 5 3 中频板方案 5 3.1 方案一 6 3.2 方案二 7 3.3 产品成本、研发周期和研发费用比较 8 3.4 风险分析 8 4 外观和机械结构 8 5 生产和维修 9 6 其他 9 概述 DRFM板主要功能是对100MHz~1300MHz的中频雷达基带信号进行高速采样、存储、延时恢复和多普勒频率信号产生，实现点目标回波、一维距离像扩展目标、欺骗干扰、雷达杂波中频信号模拟，以及实测杂波中频回放。 本文档首先介绍DRFM板的用户初步需求，为系统方案的制定和评估提供基础。然后列举DRFM板实现的几种方案（硬件+软件），以及每种方案的技术难度和风险估计，从中评估出一个较优的方案。最后对DRFM板涉及的硬件的结构、环境适应性、生产加工及后期维护升级等提出一些设想。 中频板的用户需求 功能需求 数字储频板需要具有1通道采样速率≥3.6GSPS的12bitADC，2通道速率≥3.6GSPS的12bitADC； 板载2M×72Bit的QDRII SRAM用于数字储频；板载64M×72Bit的DDR2 SRAM用于采样数据存储； FPGA内建有DDC（Digital Down Converter）模块，可以完成数字下变频、数字滤波以及抽样功能； 板载两个600MHz的TS201处理器用于数据处理和板间的数据通信； 板载2路并行光纤接口，用于高速数据传输； 板载大容量Flash至少32M Bytes； 提供1路高速串口； 具有两个FPGA程序的动态下载功能； 提供9bit×2的LVDS数字I/O输入，60bit的TTL数字I/O输入，46bit的TTL数字I/O输出（或者78路LVDS数字I/O输入和46路LVDS数字I/O输出）； 板载8路SATA口，用于实测载波数据回放； 提供系统的硬复位、软复位以及系统的故障指示、状态指示功能； 留有共地端口，以便保证信号质量。 主要性能需求 1、DRFM主要技术指标： 频率范围：100MHz~1300MHz； 瞬时带宽：1200MHz； ADC指标：≥3.6GSPS，分辨率10bit； DAC指标：≥3.6GSPS，分辨率12bit，SFDR 50Dbc； 输入功率：0dBm±2； 输出功率：0dBm±2； 频率精度：≤1Hz； 延时分辨率：≤8ns； 延时精度：≤8ns； 最小延时：常规采样存储恢复≤200ns，数字旁通≤150ns； 最大延迟：10ms； 存储深度：≥4000us，存储分区数1、2、4、8可设； 杂散电平：≤-50dBc； 谐波电平：≤-45dBc； 输出相噪：≤-100dBc/Hz@1Hz； 脉宽：50ns~2000us或CW； 重频：50Hz~500KHz（2us~20ms）或CW； 脉冲前后沿：≤15ns。 2、DDS源指标 频率范围：100MHz~1300MHz； DAC指标：2.5GSPS以上，分辨率12bit，SFDR 50dBc； 输出功率：0dBm±2； 频率精度：≤1Hz； 频率分辨率：≤1Hz； 杂散电平：≤-50dBc； 谐波电平：≤-45dBc； 跳频时间：≤200ns； 调相时间：≤100ns； 输出相噪：≤-100dBc/Hz@1Hz； 具有调频和调相功能，频率精度1Hz，相位精度0.5°。 3、时钟输入 时钟频率：≥3.6GHz； 时钟功率：0~3dBm。 4、FPGA互连接口 数据通信：LVDS 60bit×2 双向； 数据通信：RocketIO 一路。 5、通信接口 光纤接口：传输率2.5Gbps； 高速串口：传输率1Mbps。 6、编程接口 FPGA编程接口需单独留出，便于外部编程下载。 7、电源接口 +5V/10A 其他需求 工作温度：-40℃~+60℃ 储存温度：-40℃~+85℃ 相对湿度：30%~95%（25℃）非冷凝 中频板方案 主要对两种方案进行介绍。 方案一 在原有的中频处理板的基础上进行修改，原设计如下： 功能框图 硬件框图 设计更改包括： 改用更高频率的ADC和DAC； 更改QDRII和DDR2，采用更大的存储容量； 增加TTL数字I/O口； FPGA互联增加RocketIO口； 增加光口； 扩大NorFlash； 增加高速串口。 软件需做相应调整。 方案二 采用货架产品。 FPGA1与FPGA2之间采用40路LVDS和8个GTX接口以及4*Rapid link 互联； FPGA1和FPGA2可由上位机在线