《BCH.pptVIP

表6-4中列出图6-1除法电路在各次移位后的状态。在移位脉冲7后，寄存器D0与D1中的存数均为1，表明余式为1+x。 　　　　除法电路中的状态　　　表6-4 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 由图6-1和表6-4可以看出除法电路的特点： 1、除法电路中移位寄存器的级数等于除法的次数； 2、除式的非零系数对应着移位寄存器的反馈抽头； 3、为了求余式，总的移位次数等于倍除式次数加1。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 二、自动乘xr的除法电路 从表6-4中可以看出，在第一次到第四次移位过程中，除法电路中只是接收输入的x6、 x5、 x4、 x3的系数，只在第五次移位时才真正开始运算。为了节省时间，可以将图6-1改为图6-2的形式，此时被除数M(x)不是从D0的输入端输入，而是从D2的输出端输入。因此，它相当于被除数M(x)自动乘x4以后再送入除法电路。 Evaluation only. Cr