数字电路设计及FPGA应用2014精选.ppt

FPGA设计流程cont QuartusII使用简介 新建工程project 工程中添加文件 选择器件 编译 配置管脚 烧入器件 Thanks！ 页数 ? * 数字电路设计及FPGA应用 学习的效果 学习的效果 =学习的意愿度×学习的内容 主要内容 数值进制概念及使用 数字电路中的基本器件和单元 逻辑电路和时序电路 设计实例 Verilog语言基础 FPGA概念及应用 Quartus II工具的使用 数值进制 十进制； 二进制； 十六进制。 十进制 逢十进一 个十百千等对应以10为底加权系数0，1，2，3… … 如8932，8对应的加权系数为3， 9对应的加权系数为2，3对应的加权系数为1， 2对应的加权系数为0。 8932=8*103+9*102+3*101+2*100 二进制 逢二进一 每位对应以2为底加权系数0，1，2，3… … 如1101，从左数第一个1对应的加权系数为3，第二个1对应的加权系数为2，第三个0对应的加权系数为1，第四个1对应的加权系数为0。 1101=1*23+1*22+0*21+1*20 =8+4+0+1 =13d 十六进制 逢16进一，二进制一种特殊表示方法。 对应0、1、……9、A、B、C、D、E、F(十进制0~15) 数据位从右到左每位对应以16为底加权系数0，1，2，3… … 如8Fh，从左数第一个8对应的加权系数为1，第二个F对应的加权系数为0。 8Fh=8*161+15(F)*160 =128+15 =143d MOS管 MOS管和三极管的区别 MOS管符号 MOS管是电压驱动型； 三极管(NPN,PNP)是电流驱动型 二者导通都至少需要一个Vt的电压阀值。 三极管常用型号8050,8550（长电科技） 应用举例。 基本单元 Inverter Nand Nor 比较重要的逻辑单元： Xor 异或 Xnor 同或 几种单元电路的电路构成 组合逻辑实例---三八译码器 38译码器是市面上较常用的一种电路，具体信号为74HC138等。 基本电路结构与真值表： 常用的基本电路 D触发器； 加法器； SRAM； ROM D除法器 边沿触发 器件结构 工作原理 加法器1 加法器是电路较长使用的一种电路，在进行“加减乘除”四则运算中必须用到的一种器件。 真值表 表达式： S=A@B@Cin Cout=AB+Cin(A+B) 加法器2 所有计算机中的加减乘除四则运算都会用到加法器。 加— 减法：如A-B=A+(-B)=A+/B+1; 乘法：A*B，如A1011，B=0010； 除法：减法，加上比较。 SRAM 静态随机存储器。它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据的器件；功耗低，但集成度不如DRAM。 另一种叫做DRAM（动态随机存储器），集成度高，但需刷新数据。 主要用于需要临时存取并能够快速读写数据的地方，如我们常说的内存。 SRAM基本结构： ROM Mask OTP E2PROM Flash存储器 设计举例 MCU设计及应用 硬件描述语言 两种硬件描述语言 ： Verilog VHDL 两种语言的比较 Verilog HDL - 较多的第三方工具的支持 - 语法结构比VHDL简单 - 学习起来比VHDL容易 - 仿真工具比较好使 - 测试激励模块容易编写 VHDL - 比VerilogHDL早几年成为I EEE标准； - 语法/结构比较严格，因而编写出的 模块风格比较清晰； - 比较适合由较多的设计人员合作完成 的特大型项目（一百万门以上）。 Verilog HDL 的应用方面 ASIC 和FPGA设计师可用它来编写可综合的代码。 描述系统的结构，做高层次的仿真。 验证工程师编写各种层次的测试模块对具体电路设计工程师所设计的模块进行全面细致的验证。 库模型的设计：可以用于描述ASIC 和FPGA的基本单元（Cell）部件，也可以描述复杂的宏单元（Macro Cell）。 行为级和RTL级描述 module muxtwo (out, a, b, sl); input a,b,sl; output out; Reg out; always @(sl or a or b) if (!sl) out = a; else out