bist_内建自测试.ppt

内建自测试（BIST） 主讲内容 BIST概念介绍 BIST测试向量生成 BIST体系结构 BIST应用举例 BIST介绍 BIST研究的提出：降低成本、可靠要求 BIST的概念：使用部分电路测试电路本身 BIST的分类： BIST介绍 TPG generates pseudo – random test vectors Input Isolation Circuitry isolates the normal system inputs from the CUT Output Response Analyzer performs polynomial division for test data compaction (signature analysis) BIST优点 减少输入输出引脚 可重复测试 不需要大量的测试图形产生 减少测试时间 执行全速测试 在生产时就执行测试 BIST带来的问题 面积开销 性能缺失 故障覆盖率 易于实现 支持系统级测试 提供诊断能力 BIST实现技术分类 基于存储向量的测试产生 微指令支持 测试向量存储在ROM中 硬件算法产生测试向量 计数器 线性移位反馈寄存器（LFSR) 细胞自动机（CA） LFSR（线性反馈移位寄存器） LFSR（线性反馈移位寄存器） 产生的函数可用下列多项式表示： 对于外接型电路，按下式生成的序列： LFSR（线性反馈移位寄存器） 初始值： C1=1,C2=0,C3=0,C4=1 A1=0,A2=0,A3=0,A4=1 Cellular Automata (CA) 线性CA（冯诺依曼邻或称3-邻） Rule 90 xi(t+1) = xi-1(t) ? xi+1(t) Rule 150 xi(t+1) = xi-1(t) ? xi(t) ? xi+1(t) CA规则表 零边界CA 周期边界CA LFSR VS CA BIST 测试向量生成 加权伪随机测试 被测电路输入端取“1”的概率即为权值。 保障故障覆盖率的前提下压缩测试长度。 改变输入端“0”，“1”的概率以使得故障更容易出现。 影响权值的因素：输入端在内部电路中所关联的逻辑单元数量来计算。 加权逻辑的实现： 随机不可测故障 加权逻辑的实现 每个寄存器 原始输出的 权值为1/2 BIST 测试向量生成 穷举测试 提供所有可能输入组合 实现完整的功能测试 100%可能的故障覆盖率 大量的输入引脚给电路 带来很大测试时间和 硬件的开销 BIST 测试向量生成 伪穷举测试生成 逻辑分段 锥分段 敏化路径分段 (4-2)-CUT 物理分段 Pseudoexhaustive test - 1. Pseudoexhaustive - exhaustive on submodule and pseudoexhaustive on CUT2. Partition the CUT into several smaller submodules3. as 1 in the slide4. as 2 in the slide5. give a example for a 40-input circuit, the testing time is 2**40 or 100,000 seconds on 10MHz test clock. If the circuit is partitioned into 10 subcircuits and each have 20 inputs, the testing time is only 1 second.6. However, partition is a difficult task. Most research emphasize on the  partitioning algorithm. “X” 问题 未知逻辑值“X”会对MISR中的异或逻辑产生影响，造成对MISR特征的损害 未知逻辑值“X”产生的原因： 三态总线竞争，没有初始化的非扫描触发器，RAM存储，无驱动的原始输入，组合环。 BIST体系结构之BILBO STUMPS 结构 BIST 应用案例 * * 测试的形式 离线测试 在线测试 功能 结构 并发 非并发 Test Controller System Board Test Controller Board Test Controller Board Tes