- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL代码结构 库声明 库(library)的建立和使用有利于设计的重用和代码共享,同时可以使代码结构更加清晰。 库的种类 ieee库; std库; work库; VITAL; 用户自定义库; 数据类型 【例】 PORT ( n0, n1, select: IN BIT; q: OUT BIT; bus: OUT BIT_VECTOR(7 DOWNTO 0)); 本例中,n0, n1, select 是输入引脚,属于BIT型,q是输出引脚,BIT型,bus 是一组8位二进制总线,属于BIT_VECTOR 【例】 2n计数器实体描述 EITITY 设计时注意点 实体名与文件名要一样 文件存放位置 取名要规范 (实体名、端口信号名) 合理确定设计所需的端口信号 ARCHITECTURE的基本结构 构造体用于描述系统内部的结构和行为 构造体是实体的一个重要部分,每一个实体都 有一个或一个以上的结构体。 完整的结构体由两个基本层次组成: 各语句结构的基本组成和功能分别是: 块语句 由一系列并行执行语句构成的组合体,它的功能是将结构体中的并行语句组成一个或多个模块。 进程语句 定义顺序语句模块,用以将从外部获得的信号值,或内部的运算数据向其他的信号进行赋值。 信号赋值语句 将设计实体内的处理结果向定义的信号或界面端口进行赋值。 子程序调用语句 用于调用一个已设计好的子程序。 元件例化语句 对其他的设计实体作元件调用说明,并将此元件的端口与其他的元件、信号或高层次实体的界面端口进行连接。 【例】 ENTITY nax IS PORT(a,b : IN BIT; s : IN BIT; y : OUT BIT); END nax; ARCHITECTURE dataflow OF nax IS BEGIN y=(b AND s) OR (NOT s AND a); END dataflow; nax功能时序波形 结构体描述设计实体的具体行为, 它包含两类语句: (2)顺序语句-----顺序语句总是在进程语句(PROCESS)的内部,从仿真的角度,该语句是顺序执行的; (1)并行语句-----并行语句总是在进程语句(PROCESS)的外部,该语句的执行与书写顺序无关,总是同时被执行; * 第2讲 VHDL代码结构 * 第2讲 VHDL代码结构 VHDL语言 英文全名是Very High Speed Integrated Circuit Hardware Description Language 即超高速集成电路硬件描述语言。 美国国防部提出的硬件描述语言 70-80年代他们的超高速集成电路VHSIC计划,它支持硬件的设计、综合、验证和测试。 1986年3月,IEEE开始致力于VHDL的标准化工作,讨论VHDL语言标准。 什么是VHDL语言? 从此以后,美国国防部实施新的技术标准,要求电子系统开发商的合同文件一律采用VHDL文档。即第一个官方VHDL标准得到推广、实施和普及。 VHDL语言描述能力极强,覆盖了逻辑设计的诸多领域和层次,并支持众多的硬件模型。设计者的原始描述是非常简练的硬件描述,经过EDA工具综合处理,最终生成付诸生产的电路描述或版图参数描述的工艺文件。 VHDL有过两个标准: IEEE Std 1076-1987 (called VHDL 1987) IEEE Std 1076-1993 (called VHDL 1993) 一个完整的VHDL设计实例 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 实体 结构体 2选1多路选择器的VHDL描述 库
您可能关注的文档
最近下载
- 入党志愿书(全电子版).pdf VIP
- 人教PEP版四年级上册英语Unit 2《My friends》全单元教学课件(25秋新教材).pptx
- 2025届高考语文作文复习:审题立意——高考语文议论文写作技巧.pdf VIP
- 豆粕基础知识.ppt VIP
- 新人教版新目标九年级英语:全一册英文版教案.pdf VIP
- 高教版《数学-基础模块(上册)》教材练习习题复习题答案 第四章 三角函数.docx VIP
- 男性公民兵役登记表PDF打印.pdf VIP
- 湖南文艺四年级上册音乐教案.docx VIP
- 2025届高考语文复习:议论文审题立意+课件.pptx VIP
- 社会工作导论(王思斌-高教版).ppt VIP
文档评论(0)