- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
JIU JIANG UNIVERSITY
DSP 课程设计
题 目 基于DSP的正弦信号发生器
英文题目 Sinusoidal Signal Generator based on DSP
院 系
班 级
专 业
姓 名
同组人员
指导教师
二零一三年五月
摘要摘要 2
第一章 绪 论 4
1.1 课题背景及国内外研究概况 4
1.2 DSP的发展趋势 4
第二章 DSP的结构与指令 5
2.1 DSP的组成与结构 5
2.1.1 典型DSP系统的构成 5
2.1.2 TMS320系列DSP的结构 6
2.2 DSP的指令 9
第三章 系统总体概况 10
3.1 系统实现功能 10
3.2级数逼近法产生正弦信号 10
第四章 软件设计 11
4.1 级数逼近法产生正弦波软件设计 11
4.2 源程序文件 12
4.3 GEL文件 13
4.4 链接命令文件 14
4.5 正弦波形观察 14
第六章、心得体会 17
参考文献 18
附 录 19
第一章 绪 论
1.1 课题背景及国内外研究概况
信号发生器作为一种常用的信号源,主要作为激励信号或仿真信号,广泛应用于航空航天、国防、电力电子、电子设计、生物医疗、环保、机械运动、新型材料等各个领域。随着技术的进步,各领域对信号发生器的要求也越来越高,常用的信号发生器绝大部分是由模拟电路构成的。这种模拟信号发生器用于低频信号输出时,往往需要的RC值很大,这样不但参数准确度难以保证,而且体积和功耗都很大,受到了很多的限制。
随着社会的不断进步和科研的不断深入,对信号发生器的波形可编程性、波形的精度与稳定性等性能提出了更高的要求。此时随着大规模集成电路的应用,信号发生器也开始数字化,而数字信号处理器(DSP)是在模拟信号变成数字信号以后进行高速实时处理的专用处理器。DSP芯片以其独特的结构和快速实现各种数字信号处理算法的突出优点,发展十分迅速[1,2]。
基于以上情况本课题设计了基于DSP的信号发生器,采用查表发和级数逼近法编写程序,产生可调频、调幅、调相的正弦信号,在CCS软件进行编辑、编译、仿真。其编程高度灵活性,波形精度高与稳定性好等特点,具有极大的应用价值和广泛的应用前景。
1.2 DSP的发展趋势
数字信号处理(Digital Signal Processing简称)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来,随着计算机和信息技术的飞速发展,数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息,来处理现实信号的方法,这些信号由数字序列表示。在过去的二十多年时间里,信号处理已经在通信等领域得到极为广泛的应用数字信号处理器是在模拟信号变成数字信号以后进行高速实时处理的专用处理器。DSP芯片以其独特的结构和快速实现各种数字信号处理算法的突出优点,发展十分迅速。
DSP芯片的基本结构包括:
1.哈佛结构
2.流水线结构
3.专用的硬件乘法器
4.快速的指令周期
2.1.2 TMS320系列DSP的结构
1.多总线结构
由哈佛结构决定了具有独立的程序总线和数据总线,以及独立的程序存储器和数据存储器,这样就可以同时获得指令字和操作数互不干扰,即一个指令周期内可以同时准备好指令和操作数。
2.中央处理单元(CPU)
包含5个基本部分:输入比例部分、乘法部分、中央算术逻辑部分、辅助寄存器算术单元、状态寄存器
(1)输入比例部分
作用:把来自存储器的16Bit数与32Bit的CALU(中央算术逻辑单元)的数据通路对齐。
组成:主要由一个32Bit的输入比例移位器组成。
(2)乘法部分组成:
·16比特的临时寄存器(TREG),其中存放一个乘数。
·乘法器,它把TREG中的乘数与来自数据存储器或程序存储器的第二个数相乘。
·32比特的乘积寄存器(PREG),它接收相乘运算的结果。
·乘积移位器,它可将PREG中的乘积值在送到CALU之前进行移位操作。
(3)中央算术逻辑部分
这部分的部件有:中央算术逻辑单元(CALU)、32比特累加器(ACC)、输出移位器。
a.中央算术逻辑单元(CALU)
中央算术逻辑单元(CALU)完成各种算术和逻辑功能,其中大部分只需一个时钟周期。这些功能分为4类:
文档评论(0)