12 第四章时序逻辑电路基础4.2.ppt

Your Text 第 4 时序逻辑电路基础 4.1 时序逻辑电路概述 4.2 时序电路记忆单元 4.6 时序可编程逻辑器件 4.4 计数器 4.3 寄存器与移位寄存器 4.5 随机存取存储器 为提高触发器的可靠性，增强抗干扰能力，希望FF的次态仅仅取决于CLK↓(或↑)到达时 (前瞬间) 的输入状态，而与此前和此后的输入状态无关。 二 、边沿触发器 边沿触发器分类： 正边沿触发器 上升沿有效触发 下降沿有效触发 只在CP上升沿到来时接受输入信号，其它时刻触发器保持状态不变。 负边沿触发器 只在CP下降沿到来时接受输入信号，其它时刻触发器保持状态不变。 以符号“”表示边沿触发器 主锁存器与从锁存器结构相同 电路结构 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 1. 边沿D触发器 工作原理 TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， Q?跟随D端的状态变化，使Q?=D。 1. 边沿D触发器 2. 工作原理 (2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q?的信号送Q端。 TG