CPLDFPGA控制系统设计周京华第4章课件教学.pptVIP

第4章 可编程逻辑器件应用设计的常见问题 本章要点 ???编程习惯注意要点 ???设计硬件电路注意要点 ???VHDL和整体系统设计的优化 4.1 编程习惯注意要点 VHDL是一种硬件电路描述语言，它最终描述的是硬件电路的逻辑行为，而不是一般的应用软件程序。要熟练地运用VHDL语言进行逻辑电路设计，不仅需要设计者掌握软件的设计技巧，更重要的是设计者必须有扎实的数字电路、硬件设计等方面的知识。特别是对于刚开始接触VHDL的设计者而言，所编写出的代码与计算机程序类似，包含太多的变量和循环，导致EDA工具在综合这些代码时无法决定生成什么样的逻辑电路。因此，在使用VHDL描述硬件逻辑时，要明确的是：VHDL是一种硬件描述语言，它所描述的行为与硬件电路是密不可分的，在编写VHDL程序时，要时刻考虑硬件的可实现方式。只有这样，才能编写出符合硬件行为的VHDL语言。 1．端口 VHDL共定义了4种类型的端口，分别是IN、OUT，INOUT、及BUFFER。BUFFER端口具有回读功能，即内部反馈，但在设计时最好不要使用BUFFER，因为BUFFER类型的端口不能连接到其他类型的端口上，也无法把包含该类型端口的设计作为子模块进行元件例化，不利于大型设计和程序的可读性。若设计时需要实现某个输出的回读功能，可以通过增加中间信号作为