计算机组成原理第六章.pptVIP

* * 从上述讨论中可以看出，要得到下一条微指令的地址，至少得从两个方面入手: （1） 一是要在微指令字中，分配相应的几个字段，用于给出微指令转移地址(完整的一个地址，或部分的多个地址)，以及是顺序执行，或无条件转移，或条件转移及其判断条件，是否是功能转移， 是否是微子程序调用或返回等等。 （2） 二是应有相应的专门硬件支持，用于实现诸如微指令地址加1，按判断条件给出判定结果为真还是为假，给出微堆栈组织并实现入/出微堆栈管理，解决指令操作码与各自的微程序段入口地址的对应关系以完成微程序中的功能分支转移等等。 由于不同的计算机所用的微程序设计技术不尽相同，故对上述两个方面内容的处理与实现方法也会有明显差异，请有兴趣者参阅有关资料。我们只介绍在教学计算机系统中用到的有关硬件与具体微程序设计的知识。 * * * * * * * * 在时空图中，当流水线中各个流水段的执行时间都相等时，横坐标被分割成相等长度的时间段。 * 控制相关的解决方法 简单方法处理时空图 流水线处理分支指令时减少暂停周期数的思路： 在流水线中尽早判断出分支转移是否成功； 尽早计算出分支成功转移时的PC值（分支的目标地址） * 指令级并行技术简介 多指令发射技术 超标量 (Superscalar) 处理机 超流水线 (Superpipelining) 处理机 超标量超流水线 (Superscalar Superpipeling) 处理机 超长指令字 (Very Long Instruction Word)处理机 * 指令级并行技术简介 超标量处理机 通常把一个时钟周期内能够同时发射多条指令的处理机称为超标量处理机。 为了能够在一个时钟周期内同时发射多条指令，超标量处理机必须有两条或两条以上能够同时工作的指令流水线。 高性能超标量处理机一般还有一个先行指令窗口，它能够从指令 Cache 中预取多条指令，而且能够对这些指令进行数据相关性分析和功能部件冲突检测。 超标量处理机开发空间并行性，在每个时钟周期可以平均执行完成多条指令。如果一台超标量处理机每个时钟周期同时发射 m 条指令，则它的指令级 并行度ILP 的期望值就为m。但由于资源冲突、数据相关、控制相关等原因，实际的 ILP 不可能达到 m，通常是 1＜ILP＜m。 * 指令级并行技术简介 超标量处理机 * 指令级并行技术简介 超流水线处理机 一般把在一个时钟周期内能够分时发射多条指令的处理机称为超流水线处理机。另外，也把指令流水线的段数大于等于8的流水线处理机称为超流水线处理机。 超标量处理机是通过重复设置多个部件，并且让这些部件能够同时工作来提高指令的执行速度；而超流水线处理机则只是通过增加少量硬件，通过各部分硬件的充分重叠工作来提高处理机的性能。 超标量处理机采用的是空间并行性，而超流水线处理机是开发时间并行性，通过各部分硬件的充分重叠来提高机器性能。一台 并行度ILP 为n 的超流水线处理机，它在一个时钟周期内能够发射 n条指令。但是 n条指令不是同时发射，而是每隔 1／n 个时钟周期发射一条指令。 * 指令级并行技术简介 超流水线处理机 * 指令级并行技术简介 超标量超流水线处理机 可以把超标量技术与超流水线技术结合在一起，这就是超标量超流水线处理机。它在一个时钟周期内要发射指令m次，每次发射指令n条，故每个时钟周期中总共发射指令m×n条。（见下图） 超标量超流水线处理机既开发空间并行性，又开发时间并行性。前者在重复设置的操作部件上同时执行多个操作来提高程序的执行速度，后者在同一操作部件上重叠多个操作，通过使用较快时钟周期的深度流水线来加快程序的执行速度。其并行度期望值为m×n。 * 指令级并行技术简介 超标量超流水线处理机 * 指令级并行技术简介 四种不同类型处理机的性能比较 * 超长指令字处理机 超长指令字（VLIW）处理机基于以下思路：由编译程序在编译时找出指令间潜在的并行性，进行适当调度安排，把多个能并行执行的操作组合在一起，成为一条具有多个操作段的超长指令。由这条超长指令去控制 VLIW处理机 中多个互相独立工作的功能部件，每个操作段控制一个功能部件，相当于同时执行多条指令。 * 作业： 1 下面有关程序计数器PC的说法，错误的是（） A PC中存放指令地址 B PC的值由CPU在执行指令过程中修改 C 转移指令时，PC的值总是修改为转移目标指令的地址 D PC的位数一般和存储器地址寄存器AR的位数一样 * 2 CPU中的通用寄存器位数取决于（） A 存储器容量 B