EDA技术与应用陈海宴第3章QuartusII开发软件应用课件教学.pptVIP

PPT研究院 POWERPOINT ACADEMY * * 3.6.2 AS模式 AS（Active Serial Programming）模式，将逻辑下载到配置芯片（如EPC1、EPC4、EPC16等），下载速度相对较慢，但掉电不易失。下载后逻辑被固化在芯片中，下载文件为.pof文件。 3.7 实例：3-8线译码器设计与仿真 3.7.1 实例简介 3.7.2 实例目的 （1）熟练应用QuartusII创建工程及源文件设计输入； （2）理解并掌握QuartusII约束输入； （3）理解并掌握QuartusII综合及仿真； （4）熟悉FPGA下载配置及板级调试。 3.7.3 实例内容 1、创建工程 创建一个名为“dec”的工程，具体步骤参加本书3.3.1节内容。在此工程下采用文本设计输入方式，新建一个Verilog HDL文件，然后就可以在如图3.7.1编程界面输入源代码。 保存.v文件，弹出如图3.7.2对话框，选择保存路径及文件名。 2、约束条件 在“Assignments”菜单下选择“Device” 。 然后在“Assignments”菜单下选择“Pin”，进入如图3.7.3引脚分配界面。在“Node Name”一栏输入各个端口名，选择输入输出类型，在“Location”一栏为各个端口分配合适的引脚。 3、工程编译 最后点击“Processing”菜单下的“Star