EDA与数字系统设计第2版李国丽等编著CH2ch2-1课件教学.pptVIP

第二章 VHDL硬件描述语言 2.1 VHDL概述 2.2 VHDL的数据类型和数据对象 2.3 VHD设计的基本语句 2.4 VHDL高级语句 2.5 VHDL设计实例 2.1 VHDL概述 2.1.1 VHDL的特点 2.1.2 VHDL语言的基本结构 2.1.3 VHDL语言的实体说明语句 （ENTITY） 2.1.4 VHDL语言的结构体（ARCHITECTURE） 2.1.5 程序包（PACKAGE）、库（LIBRARY）和USE语句 2.1.1 VHDL的特点 (1) 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下（top-down）的设计 。 (2) 用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文档资料的保存和广泛使用。 (3) VHDL语言有常数、信号和变量三种数据对象，每一个数据对象都要指定数据类型，其定义的数据类型具有明确的物理意义，VHDL是强类型语言。 (4) VHDL语言常用语句分为并行语句和顺序语句，完全能够描述复杂的电路结构和行为状态。 2.1.2 VHDL语言的基本结构 例2-1-1用VHDL语言描述一位全加器。一位全加器的输入信号是A, B, Ci，输出信号是S和Co。 表2-1-1 全加器的真值表 2.1.2 VHDL语言的基本结构 LIBRARY IEEE;