EDA技术及应用张丽华第6章有限状态机课件教学.pptVIP

第6章 有限状态机 6.1 概述 有限状态机是一种具有基本内部记忆的抽象机器模型，是数字电路与系统的核心部分。通过有限状态机可实现高效率高可靠性逻辑控制，它广泛地应用于各种系统控制，如：微处理机中的总线仲裁、微处理机与外设之间的控制、工业控制、数据加密与解密、数字信号处理系统中的时序控制等。 状态机的设计主要有以下优势： （1）状态机是纯硬件数字电路系统中的顺序控制电路，具有纯硬件电路的速度和软件控制的灵活性。 （2）由于状态机的机构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举类型的状态，这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件。而且，性能良好的综合器都具备许多可控或自动的专门用于优化状态机的功能。 （3）状态机容易构成性能良好的同步时序逻辑模块，这对于对付大规模逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。为了消除电路中的毛刺现象，在状态机中有许多设计方案可供选择。 （4）与VHDL的其他描述方式相比，状态机的VHDL表述丰富多样、程序层次分明，结构清晰，易读易懂；在排错、修改和模块移植方面也有独到的特点。 （5）在高速运算和控制方面，状态机也有着巨大的优势。由于在VHDL中，一个状态机可以由多个进程构成，一个结构体中可以包含多个状态机，而一个单独的状态机（或多个并行运行