EDA与数字系统设计第2版李国丽等编著CH2ch2-3课件教学.pptVIP

第二章 VHDL硬件描述语言 2.1 VHDL概述 2.2 VHDL的数据类型和数据对象 2.3 VHD设计的基本语句 2.4 VHDL高级语句 2.5 VHDL设计实例 2.3 VHD设计的基本语句 2.3.1并行信号赋值语句 2.3.2 条件赋值语句，WHEN-ELSE 2.3.3 选择信号赋值语句，WITH-SELECT 2.3.4 块（BLOCK）语句 2.3.5 IF-ELSE语句 2.3.6 CASE-WHEN语句 2.3.7 FOR-LOOP语句 VHDL常用语句可以分为两大类并行语句和顺序语句。顺序语句必须放在进程中，顺序语句的执行方式按照语句的前后排列的方式顺序执行的。结构体中的并行语句总是处于进程的外部，所有并行语句都是一次同时执行的，与他们在程序中排列的先后次序无关。 2.3.1并行信号赋值语句 信号赋值语句的功能是将一个数据或一个表达式的运算结果传送给一个数据对象，这个数据对象可以是内部信号，也可以是预定义的端口信号。 在进程中的信号赋值语句属于顺序语句，而在结构体中进程外的信号赋值语句则属于并行语句。 2.3.1并行信号赋值语句 例2-3-1用并行信号赋值语句描述逻辑表达式是Y=AB+C?D的电路。 ENTITY loga IS PORT ( A, B, C, D : IN BIT; Y : OUT BIT ); END lo