《基于TannerPro的乘法器的设计.pptxVIP

下载本文档

4
0
约1.15千字
约 10页
2016-12-31 发布于北京
举报
版权申诉

《基于TannerPro的乘法器的设计.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于Tanner Pro的乘法器的设计08微本陈扬08110511011一、设计原理1、基本公式： A1 A0 * B1 B0=Y3 Y2 Y1 Y02、设计理念：两位二进制数 A1 A0 和B1 B0 相乘后，结果最高为四位Y3 Y2 Y1 Y03、归纳得出：由上式可归纳得出输出的4位二进制数与输入的两位二进制数之间的逻辑，得出下表：Y0A0 B0Y1A1 B0 A0 B1Y2A1 B1 ( A1 B0 * A0 B1 )Y3A1 B1 * ( A1 B0 * A0 B1 )二、Verilog模块描述测试文件：module multiply_t;reg[1:0]ain,bin;reg clock;wire[3:0]yout;initialbeginain=0;bin=0;clock=0;endalways #50 clock=~clock;always@(posedge clock)beginain={$random}%4;bin={$random}%4;endmultiply m(.A(ain),.B(bin),.Y(yout));endmodule代码表：源代码：module multiply(A,B,Y);input[1:0] A,B;output[3:0] Y;and #1 u1(Y[0],A[0],B[0]);and #1 u2(sela,A[1],B[0]);and #1 u3(selb,A[0],B[1]);and #1 u4(selc,A[1],B[1]);and #1 u5(seld,sela,selb);xor #1 u6(Y[1],sela,selb);xor #1 u7(Y[2],seld,selc);and #1 u8(Y[3],seld,selc);endmodule仿真图仿真图分析：在 117ns时，ain=01，bin=11，yout=0011；275ns时，ain=01，bin=01，yout=0001；375ns时，ain=01，bin=10，yout=0010；575ns时，ain=10，bin=01，yout=0010；分析可知 yout=ain*bin 式成立，此逻辑设计可行。三、电路图设计由verilog逻辑代码可作出以下逻辑电路图：Multisim电路连接图逻辑仿真图仿真先自上到下依次为 A1 A0 B1 B0 Y3 Y2 Y1 Y0由仿真图分析：8ms时 A1A0*B1B0=11*00=000014.4ms时 A1A0*B1B0=11*10=011020.8ms时 A1A0*B1B0=01*10=001024ms时 A1A0*B1B0=00*00=0000由仿真图分析可得出此两位二进制乘法器电路设计可行。谢谢