原创力文档- 12
- 0
- 约1.17万字
- 约 83页
- 2016-12-31 发布于北京
- 举报
基于VHDL语言的ISE设计流程 --查看布局布线后结果 选择Place Route, 并展开 选择View/Edit Routed Design(FPGA Editor) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 基于VHDL语言的ISE设计流程 --查看布局布线后结果 FPGA硅片布局 选择放大按钮,查看硅片细节 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 基于VHDL语言的ISE设计流程 --查看布局布线后结果 CLB Slice 连线 双击,展 开Slice Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 基于VHDL语言的ISE设计流程 --查看布局布线后结果 关闭FPGA Editor界面 Evaluation
文档评论（0）