《数字电子技术加英文注释.pptVIP

第2章 逻辑门电路 2.1 概述 2.2 半导体二极管和三极管的 开关特性 2.3 最简单的与、或、非门电路 2.4 TTL 集成逻辑门电路 2.5 CMOS 集成逻辑门电路 2.6 集成逻辑门的应用 2.7 本章小结 Logic Levels 逻辑电平 高电平UH： 输入高电平UIH 输出高电平UOH 低电平UL： 输入低电平UIL 输出低电平UOL 逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。 This figure illustrates the general range of LOWs and HIGHs for a digital circuit. 一、二极管伏安特性 输出的高低电平受输入端数目的影响 输入端数目越多，串联的驱动管数目也越多，输出的低电平越高；当输入全部为低电平时，输入端越多，负载管并联的数目越多，输出高电平也会更高些。 输入端工作状态不同时对电压传输特性也有一定影响。 为了克服这些缺点，在目前生产的CC4000系列和74HC系列CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输入端、输出端各增设一级反相器 。加进的这些具有标准参数的反相器称为缓冲器。 四、 CMOS 数字集成电路应用要点 3. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 If the input is no-connection, it is the same function as input-HIGH.(悬空相当于高电平) 接 VCC 通过 1 ~ 10 k? 电阻接 VCC 与有用输入端并接 　　TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. [例] 欲用下列电路实现非运算，试改错。 　　(ROFF ? 700 ?，RON ? 2.1 k?) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 解： OC 门输出端需外接上拉电阻 5.1kΩ 510Ω RC RI ROFF ，相应输入端为低电平。 RI RON ，相应输入端为高电平。 Y = 1 Y = 0 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 民品 军品 VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V CC54HC / 74HC 系列 CC54HC / 74HC 系列 T T 按电源电压不同分为 按工作温度不同分为 CC74 系列 CC54 系列 高速 CMOS 系列 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 CMOS 集成逻辑门使用要点 2. 闲置输入端的处理 不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-201