7_DRC_LVS_post_simulation探讨.pptVIP

共54页 DRC LVS Post-Simulation DRC LVS Verification Post-simulation Outline 概述－我要讲啥？ DRC、LVS、后仿真介绍－我为啥讲？ 验证工具介绍－用啥来做？ DIVA 使用方法和规则文件简介－ Calibre 使用方法和规则文件简介－我们用啥？ 实例分析－怎么用啊？ 概述 版图绘制要根据一定的设计规则来进行，也就是说一定要通过DRC（Design Rule Check）检查。 编辑好的版图通过了设计规则的检查后，有可能还有错误，这些错误不是由于违反了设计规则，而是可能与实际线路图不一致造成。版图中少连了一根铝线这样的小毛病对整个芯片来说都是致命的，所以编辑好的版图还要通过LVS（Layout Versus Schematic）验证。 编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据来进行后仿真。 设计流程 内部工作原理 Design Rule Check DRC－设计规则 MOSFET中的设计规则 Layout Versus Schematic 通过DRC的版图还需要进行LVS也就是版图和线路图比较。 实际上就是从版图中提取出电路的网表来，再与线路图的网表比较。 Post-simulation 后仿真 提取版图中的寄生参数并将其代入电路中进行仿真。这就是我们所说的后仿真