《0.EDA技术与Verilog设计第六章课后习题部分答案.pptVIP

6-11 6-11 试编写求补码的Verilog程序，输入是带符号的8位二进制数 module wytest(data_in,data_out); //习题6-11 input[7:0] data_in; output[7:0] data_out; reg[7:0] data_out; always@(data_in) begin if(data_in[7]) //正数负数判断，从最高是否为1来判断 data_out=((~data_in)+1)|8h80; else data_out=data_in; end endmodule Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 6-11仿真波形 8A-原码表示的十进制数-10 0A----十进制数10 B6-原码表示的十进制数-54 36-----十进制数53 80-原码表示的十进制数128 Evaluation only. Cr