数字逻辑经典ppt系列之6-6.ppt

* 6.7 时序可编程通用阵列逻辑器件(GAL) 6.7.1 时序可编程逻辑器件中的宏单元 6.7.2 时序可编程逻辑器件的主要类型 6.7.3通用阵列逻辑GAL 6.7 时序可编程通用阵列逻辑器件(GAL) 2、输出结构类型太多，给设计和使用带来不便。 2、输出端设置了可编程的输出逻辑宏单元（OLMC）通过编程可将OLMC设置成不同的工作状态，即一片GAL便可实现PAL 的5种输出工作模式。器件的通用性强； GAL的优点： 1、由于采用的是双极型熔丝工艺，一旦编程后不能修改； PAL的不足： 1、采用电可擦除的E2CMOS工艺可以多次编程； 3、GAL工作速度快，功耗小 6.7.1 时序可编程逻辑器件中的宏单元 1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。 6.7.2 时序可编程逻辑器件的主要类型 2. 复杂可编程逻辑器件（CPLD） 集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的I/O模块相连，实现与芯片外部交换信息。 3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的SOC技术。 GAL的电路结构与PAL类似，由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路组成，但GAL的输出端增设了 可编程的的输出逻辑宏单元（OLMC）。通过编程可将 OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。 6.7.3通用阵列逻辑GAL 可编程与阵列（32X64位） 2、GAL举例——GAL16V8的电路结构图 8个输入 缓冲器 2~9 8个反馈/输入缓冲器 8个三态 输出缓冲 器12~19 8个输出逻辑宏单元OLMC 输出使能缓冲器 数据选择器 乘积项数据选择器(2选1) 输出数据选择器(2选1) 三态数据选择器(4选1) 反馈数据选择器(4选1) 4个数据选择器：用不同的控制字实现不同的输出电路结构形式 乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在G1的输出为1时，第一乘积项是或门的一个输入端。 乘积项数据选择器(2选1) OMUX：根据AC0和AC1(n)决定OLMC是组合输出还是寄存器输出模式 输出数据选择器(2选1)——OMUX 三态数据选择器(4选1) 三态数据选择器受AC0和AC1(n)的控制，用于选择输出三态缓冲器的选通信号。可分别选择VCC、地、OE和第一乘积项。 工作 AC0 AC1(n) TX（输出） 0 1 地电平 0 0 VCC 1 0 OE 1 1 第一乘积项 工作 高阻 OE=1，工作 OE=0，高阻 1，工作 0，高阻 三态缓冲器 的工作状态