《SIMC软件规范.docVIP

符合软件思路。同时具有硬件模型的实质意义。 SystemC就是HDL的翻版。思路和软件相差太大。 两种对象：事件和信号 事件对象是顶层对象，其所包含的信号对象只受此事件驱动。 事件对象被统一调度。 事件对象的事件可以在运行过程中被设置。 事件对象构成事件域。 信号对象必然属于一个事件对象。 不给则属于默认的时钟事件对象。 模块必须是由单一事件驱动的。 这是事件驱动的实质精神。 符合思维解决问题的方式，是软件可读性的保证。 模块结构和事件驱动是一致的 事件和信号值分离。 事件的计算： 1）延迟设置，手动清除。 2）延迟设置，自动清除。 事件行为属性： 设置和清除都触发 只有设置触发 只有清除触发 设置和清除都不触发 事件既是硬件模型的驱动源，也是软件线程同步的对象。 事件同时也是1bit信号，接受受自身的驱动。 仿真时间问题：软硬件终究要同步的。因此时间终会互锁。 但是这个过程是怎么样的呢？能否逼真？时钟总在运行，如何限制时钟流逝？ 硬件“空闲状态”的识别？还是信号记录屏蔽？目的是减少仿真记录数据量。 对象同步访问：一个事件发生时，对象允许被同时读写。读到上一个时刻值。这称为时钟级别的运算行为。 对象异步访问：需要同步保护。保护读写不同时进行。 多驱动模块和组合逻辑模块等价，组合逻辑可以用“事件”模拟。每个组合逻辑信号是一个“事件”，事件之间互相驱动。 VHDL评价： 事件驱动是最底层的运算平台，它藏而不见。给用户用的最基本元素是“赋值语句”。 赋值语句a=b用事件驱动的语言可以表述为“只要b上有事件发生，就进行赋值”，显然这是事件语义的综合表达，是“综合语句”。这种综合语句与硬件组合逻辑直接对应，在一个水平上。 这导致了VHDL的困惑。因为本质是“事件驱动的运算平台”，但是操作的却是“赋值语句”这种“综合结构”。这种二元性质是VHDL致命的缺点。 “变量”和“信号”的不同也是VHDL的一个问题。 归根结底，VHDL是面向硬件的语言，而不是一种纯粹的软件语言。尴尬的局面在于：对硬件设计人员，VHDL太软件化了，模块、函数、过程、包等概念太抽象；而没有硬件基础，心里不装着模块、端口、信号、时钟、触发器、复位线等硬件概念，是绝没有学会VHDL设计的可能，这是软件设计人员的灾难。 总的来说，就VHDL设计来说，让硬件人员学习软件比让软件人员学习硬件要容易。 设计一套让软件人员使用的语言是很有意义的。 变量、事件驱动概念。 关键问题：1）硬件模式的综合 2）区分并行计算域和普通软件域。这里的概念、设计模式、边界。 技术路线：恢复VHDL底层运算平台：事件驱动、信号和变量的统一。 制定可综合程序规范。VHDL是先放后收，给出宽泛的设计自由，然后提取可综合模式；不恰当地说，VHDL的非综合因素其实质是模仿软件语言，对于现在从软件出发来说，这是不存在的。需要的只有综合规则。 “变量”代表信号状态、寄存器、存储器都是可以的。 硬件模式类型有如下几种，如何综合出来？ 组合逻辑运算 寄存器（赋值、异步复位/置位） 锁存器 RS触发器 事件代表变量值的变化： 事件驱动的定义：所有的计算由事件驱动，这是运行模式、也是设计模式、也是程序结构。硬件设计就是事件驱动的程序设计。 可综合规则关键是多驱动形式的识别和规范问题。 组合逻辑：多驱动，每个驱动都不区分沿。 锁存器：双驱动，??? 寄存器：双驱动，??? RS触发器：双驱动，??? 定义4种类，表示不同的电路模块。程序只有细化到这个层次，才是可综合的。 一般电路模块是基本电路模块的组合。 采用程序自动翻译成VHDL语言。 把可综合问题交给VHDL。维护C++语言向VHDL的可翻译特性。 简化电路形式： 1）支持寄存器，但不支持异步复位/置位。 2）不支持组合电路。 3）不支持锁存器 4）不支持RS触发器 不谋求可综合，仅支持波形产生，做研究用。 空闲态识别，识别硬件在等待，不记录波形 变量和信号的区别仅在响应同一个事件时体现出来，在统一个时刻上咱开运算，需要区分前一刻和后一刻的问题。 所有的赋值发生在事件发生时，用这样的方式描述的寄存器是什么样子的？ Register-clk: clk’event and clk=1 and en=1 and rst=0 = Q=D Register-en: Register-rst: (sig’event and rst=1) or (rst’event and rst=1) = Q=sig 其中sig可以是一个变量，也可以用0或1的常量代替。 推理为：clk’event and rst’event and sig’event If rst=1 then Q=sig Else if cl