通信综合实验报告.docVIP

通信技术综合实验 实验报告 (2014) 实验一 程控交换实验 实验二 通信系统综合(2) 实验三 有线通信实验 实验四 无线通信实验 注：（本次实验标题灰色） 班级： 组员： 日期：  撰写人姓名： 撰写时间： 审查人姓名： A 组实验记录 实验名称 通信系统综合实验（2） 时间 2014 03 18 地点 电子楼 姓名 学号 分工 连接引脚、记录实验数据、实验报告整合 实验目的： 1、了解通信综合实验中通话的简单过程。 2、了解CVSD编码的规则。 3、了解DSP的基本工作原理。 4、掌握A/D、D/A转换的基本原理。 5、掌握调制、解调的基本原理。 二、实验内容： 对通话过程中的各个模块进行测试，记录测试点波形并分析所得实验数据。下面是通话过程中各个模块的基本工作原理介绍： CVSD编译码电路 CVSD编译码电路在JH5001－4通信原理实验系统的CVSD编译码模块中。 CVSD编译码功能分别由CVSD发送模块和CVSD译码模块模块完成。CVSD编码模块将模拟信号进行CVSD编码，转换为数字信号在信道上进行传输。CVSD译码模块将信道上接收到的码字信号进行CVSD译码处理，还原出模拟信号。CVSD编译码器使用了莫托洛拉公司生产的大规模集成电路MC34115芯片，该芯片可用于编码器，又可用作解码器。CVSD编译码器电路组成框图参见图2.4.1所示： 图2.4.1 CVSD编译码模块 CVSD发送模块电原理图见图2.4.2。 CVSD发送模块主要由U801(MC34115)、U802(TL082)、本地译码器、音节滤波器和非线性网络组成。 输入信号选择：跳线开关K801是用于选择正常的发送话音信号还是测试信号，当K801置于1_2时（左端），选择来自用户1接口模块；当K801置于2_3时（右端）选择外部的测试信号，外部测试信号主要用于测试CVSD的编译码特性。 输入缓冲：外部输入的话音信号经U802A缓冲放大之后，送U801的1脚进行CVSD话音编码（CLKT_Data为32KHz的编码时钟）； 编码输出：CVSD编码之后的数据经9脚输出（CVSD_ENOUT）。 本地译码：R806、R807、R808、C805和C804组成的积分网络完成本地译码；TP803是恢复的模拟信号，该信号通过2脚送入比较器与输入信号进行比较。 一致性脉冲检测输出：在TP804可以观测到连码一致性脉冲信号，R813、R814和C807构成音节滤波器，用于对连码一致性脉冲进行平滑，实现斜率连续可变的自适应增量调制。 非线性网络：U802B、D801、D802和周围电阻组成非线性网络，使在大信号输入时，量化阶自适应地增加，提高CVSD编译码器的动态范围。 在该模块中，各测试点定义如下： TP801：CVSD编码模拟信号输入 TP806：CVSD编码数据输出（32Kbps） CVSD译码模块主要由U901(MC34115)、U902(TL082)、音节滤波器和非线性网络组成。信道上来的CVSD码字信号或CVSD编码输出信号送入U901的13脚，进行CVSD译码处理（14脚为译码时钟），译码之后还原的模拟信号经U902A缓冲放大输出。本地译码器、音节滤波器和非线性网络的组成与编码器相同，其功能可参见编码器。 CVSD接收模块各跳线开关功能如下： （1）跳线开关K901是用于选择译码数据：当K901设置1_2时（左端），送入CVSD译码模块的数据来自信道；当K901设置2_3时（右端），送入CVSD译码模块的数据直接来自CVSD发送模块。 （2）跳线开关K902是用于选择译码时钟：当K902设置1_2时（左端），译码时钟来自接收信道恢复的时钟信号；当K902设置2_3时（右端），译码时钟直接来自发送编码时钟。 在该模块中，各测试点定义如下： 1、TP905：CVSD译码模拟信号输出 DSP处理模块 数字信号处理DSP技术是：高速数字信号处理器＋信号处理算法。随着数字化技术的不断发展，DSP技术将渗透到通信的每一个角落。特别在通信原理实验部分中，DSP技术是软件无线电的重要组成部分。同时随着高速、大规模FPGA芯片的出现赋予硬件平台可编程的特征，使通信原理实验部分的设计更为通用、功能更加强大，且便于扩容和升级。因而，DSP+FPGA技术是通信产品发展的一个主要方向。在该通信原理实验部分中，采用了Ti在1999年上半推出的DSP处理芯片TMS320VC5402，该器件