EDA整理最终.docVIP

一． 选择题22分 一个项目的输入输出端口是定义在 ???A?????。 A. 实体中??? ????? B. 结构体中? C. 任何位置??? ? D. 进程体?? VHDL运算符优先级的说法正确的是 A 。?? A. NOT的优先级最高??? ??????? B. AND和NOT属于同一个优先级??? C. NOT的优先级最低??? ??????? D. 前面的说法都是错误的??? STD_LOGIG_1164中定义的高阻是字符 D 。 A. X?????? B. x??? C. z???????? D. Z?? 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是_______。A: PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动B: 敏感信号参数表中，应列出进程中使用的所有输入信C: 进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D: 当前进程中声明的信号也可用于其他进程。在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：____ _。 A: PROCESS为一无限循环语句B: 敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C: 当前进程中声明的变量不可用于其他进程D: 进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成下列语句中，不属于并行语句的是：_______。 A: 进程语句B: CASE语句C: 元件例化语句D: WHEN…ELSE…语句VHDL语言中变量定义的位置是 D 。 A. 实体中中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置 VHDL语言中信号定义的位置是 D 。 A. 实体中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置 关于VHDL数据类型，正确的是 D 。 A. 数据类型不同不能进行运算 B. 数据类型相同才能进行运算 C. 数据类型相同或相符就可以运算 D. 运算与数据类型无关 关于转化函数正确的说法是 B 。 A. 任何数据类型都可以通过转化函数相互转化 B. 只有特定类型的数据类型可以转化 C. 任何数据类型都不能转化 D. 前面说法都是错误的 如果a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是 B 。 A. 0 B. 1 C. 2 D. 不确定 转换函数TO_BITVECTOR(A)的功能是 A 。 A. 将STDLOGIC_VECTOR转换为BIT_VECTOR B. 将REAL转换为BIT_VECTOR C. 将TIME转换为BIT_VECTOR D. 前面的说法都错误 如果a=1,b=1，则逻辑表达式（a XOR b） OR（ NOT b AND a）的值是 A 。 A. 0 B. 1 C. 2 D. 不确定 在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 D 。 A.仿真器 B.综合器 C.适配器 D.下载器 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， 是错误的。D A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件； B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束； C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。 D. 综合是纯软件的转换过程，与器件硬件结构无关； 下面既是并行语句又是串行语句的是（?C ） A.变量赋值??? B.信号赋值????? C.PROCESS语句??? D.WHEN…ELSE语句 LIBRARY IEEE; -- 1 USE IEEE.STD_LOGIC_1164.ALL; -- 2 ENTITY LED7SEG IS -- 3 PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0); -- 4 CLK : IN STD_LOGIC;