[VHDL语法应用.pptVIP

EDA技术设计流程 *武汉职业技术学院 电信学院光电系 周琦 lorrainechow@126.com Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 常用EDA工具 当今广泛使用的以开发FPGA和CPLD为主的EDA工具大致可以分为如下5个模块： 设计输入编辑器 仿真器 HDL综合器 适配器(或布局布线器) 下载器 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 一、设计输入子模块 用图形编辑器、文本编辑器作设计描述， 完成语义正确性、语法规则的检查。 二、设计数据库子模块 系统的库单元、用户的设计描述、中间 设计结果。 三、分析验证子模块 各个层次的模拟验证、设计规则的检查、 故障诊断。 EDA软件系统的构成 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 四、综合仿真子模块 实现从高层抽象描述向低层次描述的自 动转换，及各个层次的仿真验证。 五、布局布线子模块 完成由逻辑设计到物理实现的映射。 EDA软件系统的构成 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 应用系统投产 编译设计文件 综合、适配与优化 定时验证，时序仿真 修改设计 设计输入 设计说明书 器件编程/配置 应用系统硬件测试 Max+PlusII设计流程 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 设计输入提供图形、文本和波形编辑器实现图形、AHDL、VHDL、Verilog HDL或波形的输入，也可输入网表文件。 项目编译 提供了一个完全集成的编译器（Compiler），它可直接完成从网表提取到最后编程文件的生成，包含时序模拟、适配的标准文件。 项目校验对设计项目的功能、时序进行仿真和时序分析，判断输入输出间的延迟。 项目编程将设计下载/配置到所选择的器件中去。 Max+PlusII设计流程 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. MAX+plusII设计流程 图形或HDL 编辑器 编译网表提取 数据库建立 逻辑综合 延时网表提取 编程器 设计输入 综合或编辑 适配器件 下 载 仿 真 逻辑分割 适配 编程文件汇编 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 综合 整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。 软件描述 某种网表文件的方式 给定的硬件结构 由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 适配 适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CP