蔡媚媚外文翻译及原文 2.docVIP

本科毕业设计（论文） 外文参考文献译文及原文 学 院 自动化学院 专 业 电子信息科学与技术 年级班别 2009级（2）班 学 号 309001230 学生姓名 钟小洲 指导教师 夏益民 2013 年 月 目 录 1 1 绪论 1 2 流水线加法器图 3 3 使用二进制整数线性规划最小化流水线操作 4 4 结果 6 结论 9 致谢 9 参考文献 9 High Speed Low Complexity FPGA-based FIR Filters Using Pipelined Adder Graphs 11 1 INTRODUCTION 12 2 PIPELINING OF ADDER GRAPHS 13 3 OPERATION MINIMIZED PIPELINING USING BINARY INTEGER LINEAR PROGRAMMING….…………………………………………………………………….15 4 RESULTS 17 CONCLUSION 20 ACKNOWLEDGMENT 21 REFERENCES 21 基于FPGA采用流水线加法器图的高速度低复杂度FIR滤波器 马丁·库姆和彼得·齐夫 德国卡塞尔大学数码科技集团 Email: {kumm, zipf}@uni-kassel.de 摘 要 本文介绍了基于FPGA的高速度、低复杂度的FIR滤波器的方法。实现可分为两部分。首先，一个加法器图是使用现有的多个常数乘法（MCM）算法获得。该加法器图说明所需的乘数模块滤波只使用了加法或减法和移位运算。其次，执行特定的FPGA-specific联合调度和流水线优化，使得在使用最小的性能损失时能获得最大的速度。FPGA-specific的特征体现在优化过程中，包括通过复制稍后阶段的加法器来减少流水线寄存器。优化作为二进制整数线性规划（bilp）问题被制定。它表明在HCUB MCM算法中流水线操作所产生的数字比使用割集定时的as-soon-as-possible（ASAP）调度平均减少了29.1%。由生成VHDL代码所得的综合结果显示，该方法在资源复杂性方面（减少54.1%的平均水平），优于最近提出的加法/移位方法，有竞争力的表现是（平均速度是加法/移位方法的88.2%）。 1 有限脉冲响应滤波器（FIR）是数字信号处理（DSP）中的一个关键应用。它由于严格的线性相位稳定高通量被用于许多数字信号处理系统。如今，现场可编程门阵列（FPGA）常常被用于滤波器的应用，因为它们提供高达几兆赫兹的实时信号处理时比特定应用集成电路（ASIC）能提供更多的灵活性。 目前，许多研究已经完成了硬件实施有效的滤波器。FIR滤波器在转置形式中的结构如图1所示。这种结构是比直接形式有利的，因为延迟元件（z?1）可以被用来作为流水线寄存器结构的加法器（加法器在虚线方框内）。在专用集成电路设计中，乘法的几个常数通常是简化为加法，减法及移位。发现最小配置adders1（转变被认为是免费的）被称为多个常数乘法（MCM）问题[1 ] -[6 ]。优化问题是NP完全问题[ 6 ]，并成为近二十年来一个活跃的研究课题。MCM算法可以分为公共子表达式消除法（CSE）[ 1]–[ 3]和图形的方法[ 4]–[ 6]。CSE方法试图确定共同模式的系数，而图的方法试图以一个自下而上的方式构建系数的值。基于图的方法更为复杂（在运行时），但数字的表示是独立的[ 3]，通常能找到比cse-based方法[ 6]更好的解决方案。一个领先的MCM启发式在质量和运行方面的优化结果是HCUB算法[ 6]，这比以前的以图形为基础的方法BH[ 4]，BHM和RAG-n [ 5]更优。HCUB的实现是开源的[ 7]。在最近的一个版本中，加法器的总深度（AD）可以是有限的，这是从输入到输出的加法阶段的最大数。这导致了较短的关键路径，而加法器的资源只是略有增加。基于FPGA高效数字滤波器的实现必须考虑结构的特征。这些都是特定的算术部件，如全加器和嵌入式乘法器以及查找表（LUTs）和触发器（FF）。分布式算法一直是最受青睐的实现滤波器的方法，因为查找表和加法器的使用，完全匹配FPGA的体系结构。不过meyer-baese [ 8]等人表示，基于FPGA的并行分布式算法的实现比一个基于RAG-n算法[ 5]的流水线加法器图的实现需要多出平均71%的资源。类似的结果也取得了添加/移位方法的提出者mirzaei等人的认同，这里用到了CSE方法与FPGA-specific成本函数。一个查找表和触发器减少58.