EDA实验讲义第二章全解.ppt

图2.92 Virtex Ⅱ Slice结构示意图 　　在Virtex Ⅱ系列产品的CLB模块中：4输入函数发生器可以用于实现4输入LUT、分布式RAM或16位移位寄存器；存储逻辑可配置为D触发器或锁存器；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度；算数逻辑包括一个异或门和一个用于加速乘法运算的专用与门。 　　在Virtex Ⅱ系列产品中，每个CLB模块既可以配置为分布式RAM，也可以配置为分布式ROM。Virtex Ⅱ的CLB模块可以配置为不同容量的分布式RAM和ROM。Virtex Ⅱ系列产品中的每个CLB模块包括多种类型的复用器(四个MUXF5、两个MUXF6、一个MUXF7和一个MUXF8)。通过使用这些复用器，每个CLB不仅可以实现5输入LUT、6输入 　　LUT、7输入LUT、8输入LUT和9输入LUT，还可以实现128?b移位寄存器，从而提高了Virtex?Ⅱ系列产品的内部资源利用率。如图2.93所示，MUXF5复用两个LC；MUXF6复用两个MUXF5，相当于四个LC复用；MUXF7复用两个MUXF6，相当于八个LC复用；MUXF8复用两个MUXF7，相当于两个CLB复用。 图2.93 Virtex?Ⅱ?MUXF结构示意图 　　2)? IOB 　　在Virtex?Ⅱ系列器件中，IOB模块用于提供FPGA内部逻辑与外部封装管脚之间的接口。如图2.94所示，Virtex Ⅱ的IOB模块含有六个存储单元，它们不仅可以单独配置为边沿D触发器或锁存器，还可以实现DDR(DoubleData-Rate)输入和DDR输出。Virtex Ⅱ DDR输出的参考设计如图2.95所示。 图2.94 Virtex Ⅱ IOB结构示意图 图2.95 Virtex Ⅱ DDR输出示意图 　　在Virtex Ⅱ系列产品中，外部输入信号既可以经过IOB模块的存储单元进入FPGA内部，也可以直接输入FPGA内部。当外部输入信号经过IOB模块的存储单元进入FPGA内部时，其保持时间(Hold Time)的要求可以降低。通常，外部输入信号经过IOB模块的存储单元进入FPGA内部，其保持时间默认为0。 　　在Virtex Ⅱ系列产品中，根据当前使用的I/O接口标准不同，需要设置不同的接口电压VCCO和参考电压VREF。 　　在Virtex Ⅱ系列产品中，I/O管脚分布在八个Bank中，每个Bank的VCCO电压必须保持一致，不同Bank的VCCO电压允许不同。 　　3)? BlockRAM 　　在Virtex?Ⅱ系列产品中，BlockRAM资源丰富，其单位容量为16?kb。Virtex?Ⅱ中的BlockRAM是一个真正的双端口RAM，其数据宽度和深度可以自由设定，并支持三种并发读写(Read-During-Write)模式。 　　4) 乘法器 　　在Virtex Ⅱ系列产品中，乘法器模块支持1818?b的有符号乘法。乘法器模块不仅可以通过变换矩阵(Switch Matrix)18?Kb的BlockRAM配合使用，也可以单独使用。在Virtex Ⅱ系列产品中，乘法器模块的物理分布与BlockRAM的物理分布基本一致。 　　5)? DCM 　　在Virtex Ⅱ系列产品中，DCM用于FPGA内部复杂时钟的控制和管理，其主要功能包括时钟同步、频率综合和相位调整。 　　6)? DCI 　　随着FPGA设计速度的不断提高，信号完整性问题显得越来越突出。为保证高速信号的完整型，通常需要在PCB板(印刷电路板)上进行阻抗匹配，以减少信号的反射和振荡。尽管大量的匹配电阻保证了信号的完整性，但也增加了PCB板的布线复杂度和成本。通过使用DCI可以在Virtex Ⅱ内部实现阻抗匹配，从而减少匹配电阻数量，提供板级系统的稳定性。 　　2．Virtex?ⅡPro系列器件 　　Virtex?ⅡPro系列产品是Xilinx公司推出的高端FPGA产品。它采用0.13?μm的9层全铜工艺生产，并继续沿用成熟的Virtex?Ⅱ架构，无缝嵌入PowerPC405和RocketIOTM多吉位收发器(Multi-Gigabit Transceiver，简称MGT)。通过Virtex?ⅡPro系列产品中内嵌32位RISC硬核和3.125Gb/s高速串行接口，Xilinx公司将FPGA产品又推向了更广泛的应用领域。 　　如图2.96所示，Virtex?ⅡPro系列产品采用Xilinx公司成熟的Virtex?Ⅱ架构，主要由PowerPC405处理器模块、RocketIOTM多吉收发器、CLB、IOB、BlockRAM、DCM和乘法器组成。其中，CLB、IOB、BlockRAM、DCM和乘法器的内部结构和使用方法与Virtex?Ⅱ系列产品