[Cyclone器件中PLL的配置方法.docVIP

　 使用Cyclone器件中的PLL 译者：Altera中国区授权代理—骏龙科技有限公司(技术支持部) www.C ｜介绍｜硬件结构｜软件简述｜管脚和时钟网络连接｜硬件功能｜ 时钟反馈模式｜板子布局｜MegaWizard定制功能｜时序分析｜结论｜ 介绍 Cyclone? FPGA具有锁相环（PLL）和全局时钟网络，提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。Altera? Quartus? II软件无需任何外部器件，就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。PLL常用于同步内部器件时钟和外部时钟，使内部工作的时钟频率比外部时钟更高，时钟延迟和时钟偏移最小，减小或调整时钟到输出（TCO）和建立（TSU）时间。 　 硬件结构每个Cyclone FPGA包括具有多达两个PLL。表1为种型号Cyclone FPGA内可用的PLL数量。表1注释：（1） 位于器件的左侧中部（2） 位于器件的右侧中部表2归纳了Cyclone PLL的功能。　 表2.Cyclone