动画版第二章.ppt

第二章 80X86微处理器的结构 1. 8086的编程结构 2. 8086引脚信号和工作模式 3. 8086的操作和时序 4. 8086的I/O编址 微处理器最重要性能指标 8086 总线周期 总线周期（也称机器周期）：CPU访问一次存储器或I/O设备所需要的时间称为总线周期。 时钟周期：CPU的基本时间计算单位，有主频决定。 等待周期：因存储器或I/O设备速度慢引起的。 空闲周期：因CPU执行指令所需时间长或在多微处理器系统中微处理器交换总线权时出现的。 最小模式下的系统配置 8282 锁存器和8086 的连接 8286收发器和8088的连接 RD和WR与M/IO组合决定了系统数据传输的方式。书P22表2-3 注：若在设计总线时，想给各部件的数据信号的相位正好和CPU的数据信号相位相反或需要将外设数据信号反一个相位再提供给CPU，则可采用8287（*） 8284A 和8086 / 8088的连接 最大模式 MN/MS引脚接地，CPU工作于最大模式，使24～31引脚有新的定义： 1.QS1、QS0：指令队列状态信号输出。P23表2-4 2.S2、S1、S0：总线周期状态信号输出。 P24表2-5 3.LOCK：总线封锁信号输出 4.RQ/GT1，RQ/GT0：总线请求信号输入/