DPJ第2章单片机的硬件结构解析.ppt

1 2.1 AT89C51单片机的硬件组成 2.7 复位操作和复位电路 2.7.1 复位操作 单片机的初始化操作，摆脱死锁状态。 引脚RST加上大于2个机器周期的高电平就可使MCS-51复位。复位时，PC初始化为0000H，使MCS-51单片机从0000H单元开始执行程序。 除PC之外，复位操作还对其它一些寄存器有影响：SP=07H ，P0-P3的引脚均为1（高电平）。见表2-7。 在复位有效期间，ALE脚和PSEN*脚均为高电平，内部RAM的状态不受复位的影响。 2.7.2 复位电路 片内复位结构： 复位电路通常采用上电自动复位和按钮复位两种方式。 最简单的上电自动复位电路: 按键手动复位，有电平方式和脉冲方式两种。 电平方式： 脉冲方式： 实用的兼有上电复位与按钮复位的电路。 图2-18的电路能输出高、低两种电平的复位控制信号，以适应外围I/O接口芯片所要求的不同复位电平信号。 74LS122为单稳电路，实验表明，电容C的选择约为0.1?F较好。 在实际应用系统设计中，若有外部扩展的I/O接口电路也需初始复位，如果它们的复位端和AT89C51单片机的复位端相连，复位电路中的R、C参数要受到影响，这时复位电路中的R、C参数要统一考虑，以保证可靠的复位。 如果AT89C51单片机与外围I/O接口电路的复位电路和复位时间不完全一致，会使单片机初始化程序不能正常运行。 一般来说，单片机的复位速度比外围I/O接口电路快些。为保证系统可靠复位，在初始化程序中应安排一定的复位延迟时间。 物理上分为：4个空间，即片内ROM、片外ROM 片内RAM、片外RAM 逻辑上分为: 3个空间， 即程序内存（片内、外）统一编址 MOVC 数据存储器（片内） MOV 数据存储器（片外） MOVX 物理、逻辑上的分区 2.5 AT89C51单片机的并行I/O端口 4个双向的8位并行I/O端口(Port) ，记作P0～P3，属于特殊功能寄存器，还可位寻址。 51的并行I / O 口逻辑图 2.5.1 P0端口 1.位电路结构 P0口某一位的电路包括： (1) 一个数据输出锁存器，用于数据位的锁存 (2) 两个三态的数据输入缓冲器。 (3) 一个多路转接开关MUX，使P0口可作通用I/O口，或地址/数据线口。 (4) 数据输出的驱动和控制电路，由两只场效应管（FET）组成，上面的场效应管构成上拉电路。 2. 工作过程分析 （1）P0口作为地址或数据总线使用 CPU发出控制信号为高电平，打开上面的与门，使MUX打向上 边，使内部地址/数据线与下面的场效应管反相接通。此时由于上下两个FET处于反相，形成推拉式电路结构，大大提高负载能力。 （2） P0口作通用的I/O口使用 CPU发来的“控制”信号为低电平，上拉场效应管截止，MUX打向下边，与D锁存器的Q*端接通。 a. P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截 止），必须外接上拉电阻才能有高电平输出（这时就不为双向口）。 b. P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； “读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。 3．P0口的特点 P0口具有如下特点：P0口为双功能口——地址/数据复用口和通用I/O口。 （1）当P0口用作地址/数据复用口时，为一个真正的双向口，用作外扩存储器，输出低8位地址和输出/输入8位数据。 （2）当P0口用作通用I/O口时，由于需要在片外接上拉电阻，端口不存在高阻抗（悬浮）状态，因此为一个准双向口。为保证引脚信号的正确读入，应首先向锁存器写1。当P0口由原来的输出状态转变为输入状态时，应首先置锁存器为1，方可执行输入操作。 一般情况下，如果P0口已作为地址/数据复用口，就不能再作为通用I/O口使用。 2.5.2 P1端口 P1口是单功能的I/O口，字节地址90H，位地址90H～97H。 P1口某一位的位电路结构如图2-7所示。 P1口作为输入口时，分为“读锁存器”和“读引脚”两种方式。 “读锁存器”时，锁存器的输出端Q的状态经输入缓冲器BUF1进入内部总线； “读引脚”时，先向锁存器写1，